JPS63128742A - 半導体注入集積論理回路装置 - Google Patents
半導体注入集積論理回路装置Info
- Publication number
- JPS63128742A JPS63128742A JP61275852A JP27585286A JPS63128742A JP S63128742 A JPS63128742 A JP S63128742A JP 61275852 A JP61275852 A JP 61275852A JP 27585286 A JP27585286 A JP 27585286A JP S63128742 A JPS63128742 A JP S63128742A
- Authority
- JP
- Japan
- Prior art keywords
- region
- base
- injector
- transistor
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 238000002347 injection Methods 0.000 title claims description 6
- 239000007924 injection Substances 0.000 title claims description 6
- 239000000758 substrate Substances 0.000 claims description 13
- 238000002955 isolation Methods 0.000 claims description 4
- 238000000926 separation method Methods 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 229920006395 saturated elastomer Polymers 0.000 description 4
- 238000009795 derivation Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
- H10D84/65—Integrated injection logic
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(イ)産業上の利用分野
本発明はICに組込まれる半導体注入集積論理回路装置
(以下、IILと称す)の改良に関する。
(以下、IILと称す)の改良に関する。
(ロ)従来の技術7
11Lは第6図の等価回路図に示す如く、エミッタ接地
型のインバータNPNトランジスタ(1)とベース接地
型のインジェクタPNP)ランジスタ(2)この複合構
造を成し、インバータNPNトランジスタ(1)のベー
ス端子を入力端子(3)、コレクタ端子を出力端子(4
)とするバイポーラ型の論理回路素子である。そしてイ
ンジェクタPNPトランジスタ(2)が前段の負荷と次
段の定電流源として動作する為、低消費電力動作が可能
で高速、高集積化できる利点を有する。
型のインバータNPNトランジスタ(1)とベース接地
型のインジェクタPNP)ランジスタ(2)この複合構
造を成し、インバータNPNトランジスタ(1)のベー
ス端子を入力端子(3)、コレクタ端子を出力端子(4
)とするバイポーラ型の論理回路素子である。そしてイ
ンジェクタPNPトランジスタ(2)が前段の負荷と次
段の定電流源として動作する為、低消費電力動作が可能
で高速、高集積化できる利点を有する。
第7図は上記IILの一般的な構造を示すもので、P型
半導体基板(11)上に積層して形成したN型エピタキ
シャル層(12)と、基板(11)表面に形成したN型
埋込層(13)と、エピタキシャル層(12)を貫通し
たP1型分離領域(14〉によって島状に分離された島
領域(15)と、島領域(15)表面に形成したP型イ
ンジェクタ領域(16)及びベース領域(17)と、ベ
ース領域(17)表面に形成したN+型コレクタ領域(
18)とで構成され、インジェクタPNPトランジスタ
(2)はインジェクタ領域(16〉をエミッタ、島領域
(15)をベース、ベース領域(17)をコレクタとす
るラテラルPNPトランジスタで、インバータNPNト
ランジスタ(1)は島領域(15)をエミッタ、ベース
領域(17)をベース、コレクタ領域(18)をコレク
タとする逆方向縦型NPN トランジスタで各々構成さ
れている。尚島領域(15)にはコンタクト領域(19
)を介して接地電位GNDが印加される。
半導体基板(11)上に積層して形成したN型エピタキ
シャル層(12)と、基板(11)表面に形成したN型
埋込層(13)と、エピタキシャル層(12)を貫通し
たP1型分離領域(14〉によって島状に分離された島
領域(15)と、島領域(15)表面に形成したP型イ
ンジェクタ領域(16)及びベース領域(17)と、ベ
ース領域(17)表面に形成したN+型コレクタ領域(
18)とで構成され、インジェクタPNPトランジスタ
(2)はインジェクタ領域(16〉をエミッタ、島領域
(15)をベース、ベース領域(17)をコレクタとす
るラテラルPNPトランジスタで、インバータNPNト
ランジスタ(1)は島領域(15)をエミッタ、ベース
領域(17)をベース、コレクタ領域(18)をコレク
タとする逆方向縦型NPN トランジスタで各々構成さ
れている。尚島領域(15)にはコンタクト領域(19
)を介して接地電位GNDが印加される。
斯上したIIL構造によれば、2つのトランジスタを1
つのトランジスタのスペース内にまとめて収容でき、そ
れらの素子分離が不要なので高集積化が図れる。
つのトランジスタのスペース内にまとめて収容でき、そ
れらの素子分離が不要なので高集積化が図れる。
ところが、このような構造ではインバータNPNトラン
ジスタ(1)が逆方向に形成され、ベース領域(17)
の不純物濃度勾配が少数キャリアの注入方向とは逆方向
に傾く為、高い電流増幅率(逆β)が得られない欠点を
有していた。
ジスタ(1)が逆方向に形成され、ベース領域(17)
の不純物濃度勾配が少数キャリアの注入方向とは逆方向
に傾く為、高い電流増幅率(逆β)が得られない欠点を
有していた。
そこで例えば特開昭60−226165号公報に記載さ
れているように、インバータNPNトランジスタ(1)
のベース領域を埋込んだ埋込みベース型のIILが提案
されている。
れているように、インバータNPNトランジスタ(1)
のベース領域を埋込んだ埋込みベース型のIILが提案
されている。
第8図は斯る埋込ベース型のIILを示し、埋込層り1
3)に重畳したP型の埋込ベース領域(20)と、コレ
クタ領域(18〉を取囲むようにエピタキシャル層(1
2)表面から埋込ベース領域(20)まで達するP型の
ベース導出領域(21)とを形成し、逆方向縦型NPN
トランジスタのベースを基板(11)表面から上方向
へ拡散形成した埋込ベース領域(20)で構成するよう
に形成している。この構造によれば、埋込ベース領域(
20)の不純物濃度勾配が少数キャリアの注入方向と順
方向に形成きれるので、少数キャリアがベースでの電界
加速を受け、高い逆βが得られるようになる。
3)に重畳したP型の埋込ベース領域(20)と、コレ
クタ領域(18〉を取囲むようにエピタキシャル層(1
2)表面から埋込ベース領域(20)まで達するP型の
ベース導出領域(21)とを形成し、逆方向縦型NPN
トランジスタのベースを基板(11)表面から上方向
へ拡散形成した埋込ベース領域(20)で構成するよう
に形成している。この構造によれば、埋込ベース領域(
20)の不純物濃度勾配が少数キャリアの注入方向と順
方向に形成きれるので、少数キャリアがベースでの電界
加速を受け、高い逆βが得られるようになる。
(ハ)発明が解決しようとする問題点
しかしながら、従来のIILでは構造的にインジェクタ
PNP )ランジスタ(2)のベースとインバータNP
Nトランジスタ(1)のエミッタとを共用する為、入力
端子(3)の電位、つまりインジェクタPNPトランジ
スタ(2)のコレクタの電位が上昇するとこのトランジ
スタが飽和してしまい、インバータNPN トランジス
タ(1)のベース電流として十分なインジェクタ電流を
供給できなくなる欠点があった。また、それによってイ
ンバータNPN )−ランジスタ(1)のドライブ能力
が不足する欠点があった。
PNP )ランジスタ(2)のベースとインバータNP
Nトランジスタ(1)のエミッタとを共用する為、入力
端子(3)の電位、つまりインジェクタPNPトランジ
スタ(2)のコレクタの電位が上昇するとこのトランジ
スタが飽和してしまい、インバータNPN トランジス
タ(1)のベース電流として十分なインジェクタ電流を
供給できなくなる欠点があった。また、それによってイ
ンバータNPN )−ランジスタ(1)のドライブ能力
が不足する欠点があった。
第9図は従来のIILの動作原理を説明するだめの特性
図で、縦軸はインバータNPNトランジスタ(1)のベ
ース゛電流Ill、横軸はインバータNPNトランジス
タ(1)のベース電位V8、実線AはインバータNPN
トランジスタ(1)のベース・エミッタ間のPN接合の
順方向接合特性、実線Bは前段のインバータNPN)−
ランジスタの飽和電圧Vct(sat)特性、そして実
線CはインジェクタPNPトランジスタ(2)の負荷特
性を示す。
図で、縦軸はインバータNPNトランジスタ(1)のベ
ース゛電流Ill、横軸はインバータNPNトランジス
タ(1)のベース電位V8、実線AはインバータNPN
トランジスタ(1)のベース・エミッタ間のPN接合の
順方向接合特性、実線Bは前段のインバータNPN)−
ランジスタの飽和電圧Vct(sat)特性、そして実
線CはインジェクタPNPトランジスタ(2)の負荷特
性を示す。
先ず入力端子(3)の電位が“L”の時、具体的にはそ
の電位が例えば前段のインバータNPNトランジスタの
飽和電圧v cx(sat) (約0.IV)に等しい
時、次段のインバータNPN トランジスタ(1)は0
FFt、、インジェクタPNP )−ランジスタ(2)
は前段の負荷として動作する。その際、インジェクタP
NPトランジスタ(2)のエミッタ・コレクタ間には約
0.5vもの電位差が印加されるので、このトランジス
タはまだ高h□の状態で動作することができ、図示X点
に相当する高いインジェクタ電流を供給できる。
の電位が例えば前段のインバータNPNトランジスタの
飽和電圧v cx(sat) (約0.IV)に等しい
時、次段のインバータNPN トランジスタ(1)は0
FFt、、インジェクタPNP )−ランジスタ(2)
は前段の負荷として動作する。その際、インジェクタP
NPトランジスタ(2)のエミッタ・コレクタ間には約
0.5vもの電位差が印加されるので、このトランジス
タはまだ高h□の状態で動作することができ、図示X点
に相当する高いインジェクタ電流を供給できる。
ところが、入力端子(3)の電位が上昇してインジェク
タPNP)ランジスタ(2)のコレクタの電位が上昇す
ると、このトランジスタは急速に飽和し始め、その電位
が“H”になった時、つまりインバータNPNトランジ
スタ(1)がONL、てベースの電圧が約0.6■に固
定された時、インジェクタPNPトランジスタ(2)は
ベース・コレクタ間が完全に順バイアスになって低り、
露の状態でしか動作できなくなってしまい、図示Y点に
相当するインジェクタ電流しか供給できなくなる。その
ため、インバータNPN トランジスタ(1)にとって
はベース電流が不足することになり、逆β倍のベース電
流で表わされるドライブ能力も当然高くできない。これ
を改善するにはインバータNPNトランジスタ(1)の
逆βを向上させれば良いが、プロセスが難しく・なるの
と構造的な問題から限界がある。
タPNP)ランジスタ(2)のコレクタの電位が上昇す
ると、このトランジスタは急速に飽和し始め、その電位
が“H”になった時、つまりインバータNPNトランジ
スタ(1)がONL、てベースの電圧が約0.6■に固
定された時、インジェクタPNPトランジスタ(2)は
ベース・コレクタ間が完全に順バイアスになって低り、
露の状態でしか動作できなくなってしまい、図示Y点に
相当するインジェクタ電流しか供給できなくなる。その
ため、インバータNPN トランジスタ(1)にとって
はベース電流が不足することになり、逆β倍のベース電
流で表わされるドライブ能力も当然高くできない。これ
を改善するにはインバータNPNトランジスタ(1)の
逆βを向上させれば良いが、プロセスが難しく・なるの
と構造的な問題から限界がある。
(ニ)問題点を解決するための手段
本発明は斯上した欠点に鑑みてなされ、埋込ベース領域
(36)をコレクタ、区画された島領域(3s)ノーf
fFrをベース、インジェクタ領域(37)をエミッタ
とする縦型PNPトランジスタをインジェクタPNPト
ランジスタ(2)として用い、そのベースとなる領域と
アノード領域(40)とを電極配線によって接続したこ
とを特徴とする。
(36)をコレクタ、区画された島領域(3s)ノーf
fFrをベース、インジェクタ領域(37)をエミッタ
とする縦型PNPトランジスタをインジェクタPNPト
ランジスタ(2)として用い、そのベースとなる領域と
アノード領域(40)とを電極配線によって接続したこ
とを特徴とする。
(*)作用
本発明によれば、インジェクタPNP トランジスタ(
2)として縦型PNP トランジスタを用いたので、イ
ンバータNPN)ランジスタ(1)のエミッタとなる島
領域(35)からそのベースとなる領域を電気的に独立
させることができ、さらにアノード領域(40)と電極
配線で接続したので、インジェクタPNP)−ランジス
タ(2)のベースをダイオード(5)を介して接地した
回路を実現できる。
2)として縦型PNP トランジスタを用いたので、イ
ンバータNPN)ランジスタ(1)のエミッタとなる島
領域(35)からそのベースとなる領域を電気的に独立
させることができ、さらにアノード領域(40)と電極
配線で接続したので、インジェクタPNP)−ランジス
タ(2)のベースをダイオード(5)を介して接地した
回路を実現できる。
(へ)実施例
以下、本発明を図面を参照しながら詳細に説明する。
第1図及び第2図は本発明によるIILの断面図及び平
面図で、P型半導体基板(31)上に積層して形成した
N型のエピタキシャル層(32)と、基板(31)表面
に形成したNゝ型の埋込Ji(33)とここの埋込層(
33)を取囲むようにエピタキシャル層(32)を貫通
したP+型の分離領域(34)と、分離領域(34)に
よって島状に分離された島領域(35)と、埋込 。
面図で、P型半導体基板(31)上に積層して形成した
N型のエピタキシャル層(32)と、基板(31)表面
に形成したNゝ型の埋込Ji(33)とここの埋込層(
33)を取囲むようにエピタキシャル層(32)を貫通
したP+型の分離領域(34)と、分離領域(34)に
よって島状に分離された島領域(35)と、埋込 。
層(33)に重畳して基板(31ン表面から上方向へ拡
散形成した埋込ベース領域(36)と、島領域(35)
表面に形成したP型のインジェクタ領域(37)及びN
4″型のコレクタ領域(38)と、インジェクタ領域(
37)及びコレクタ領域(38)を各々取囲むように島
領域(35)表面から埋込ベース領域(36)まで達す
るベース導出領域(39)と、島領域(35)表面に形
成したP型のアノード領域(40)とで構成されている
。
散形成した埋込ベース領域(36)と、島領域(35)
表面に形成したP型のインジェクタ領域(37)及びN
4″型のコレクタ領域(38)と、インジェクタ領域(
37)及びコレクタ領域(38)を各々取囲むように島
領域(35)表面から埋込ベース領域(36)まで達す
るベース導出領域(39)と、島領域(35)表面に形
成したP型のアノード領域(40)とで構成されている
。
インバータNPNトランジスタ(1)は島領域(35)
及び埋込層(33)をエミッタ、埋込ベース領域(36
)をベース、コレクタ領域(38)を囲むベース導出領
域(39)と埋込ベース領域(36)とによって完全に
区画きれた島領域(35a)をコレクタとする逆方向縦
型NPNトランジスタで形成され、インジェクタPNP
トランジスタ(2〉はインジェクタ領域(37)をエミ
ッタ、インジェクタ領域(37)を囲むベース導出領域
(39)と埋込ベース領域(36)とによって完全に区
画された島領域(35b)をベース、埋込ベース領域(
36)をコレクタとする縦型PNP トランジスタで形
成される。アノード領域<40)(!:島領域(35)
このPN接合によってダイオード(5)が形成され、そ
れは電極配線によって前記区画された島領域(35b)
表面に形成したN+型のコンタクト領域(41)に接続
される。インバータNPN トランジスタ(1)のエミ
ッタとなる島領域(35)にはN0型のカラー領域(4
2)を介して接地電位GNDが印加され、カラー領域(
42)はベース導出領域(39)を囲むことによりホー
ルの逆注入を抑えて高い逆βが得られるように形成して
いる。また、ベース導出領域(39)とアノード領域(
40)この間にもカラー領域〈42)を設けてそれらの
不要な寄生効果を防止する。
及び埋込層(33)をエミッタ、埋込ベース領域(36
)をベース、コレクタ領域(38)を囲むベース導出領
域(39)と埋込ベース領域(36)とによって完全に
区画きれた島領域(35a)をコレクタとする逆方向縦
型NPNトランジスタで形成され、インジェクタPNP
トランジスタ(2〉はインジェクタ領域(37)をエミ
ッタ、インジェクタ領域(37)を囲むベース導出領域
(39)と埋込ベース領域(36)とによって完全に区
画された島領域(35b)をベース、埋込ベース領域(
36)をコレクタとする縦型PNP トランジスタで形
成される。アノード領域<40)(!:島領域(35)
このPN接合によってダイオード(5)が形成され、そ
れは電極配線によって前記区画された島領域(35b)
表面に形成したN+型のコンタクト領域(41)に接続
される。インバータNPN トランジスタ(1)のエミ
ッタとなる島領域(35)にはN0型のカラー領域(4
2)を介して接地電位GNDが印加され、カラー領域(
42)はベース導出領域(39)を囲むことによりホー
ルの逆注入を抑えて高い逆βが得られるように形成して
いる。また、ベース導出領域(39)とアノード領域(
40)この間にもカラー領域〈42)を設けてそれらの
不要な寄生効果を防止する。
次に本発明によるIILの製造方法を説明する。
先ず第3図Aに示す如く、半導体基板(31)表面に埋
込層(33)を形成するアンチモン<Sb)をデポジッ
トし、埋込層(33)上及び埋込層り33)を囲む基板
(31)表面には埋込ベース領域(36)と上下分離領
域(34)の下側拡散層(43)を形成するボロン(B
)をデポジット又はイオン注入する。
込層(33)を形成するアンチモン<Sb)をデポジッ
トし、埋込層(33)上及び埋込層り33)を囲む基板
(31)表面には埋込ベース領域(36)と上下分離領
域(34)の下側拡散層(43)を形成するボロン(B
)をデポジット又はイオン注入する。
次に第3図Bに示す如く、基板(31)全面に周知の気
相成長法によってN型のエピタキシャル層(32)を所
定厚さに積層して形成する。
相成長法によってN型のエピタキシャル層(32)を所
定厚さに積層して形成する。
続いて第3図Cに示す如く、エピタキシャル層(32)
表面より上下分離領域(34)の上側拡散層(44)と
ベース導出領域(39〉とを同時に選択拡散し、この熱
処理によって先にデポジットしておいた各領域をドライ
ブインする。本工程で上側拡散層(44)は下側拡散層
(43)と連結して上下分離領域(34)を構成し、ベ
ース導出領域(39)はインバータNPNトランジスタ
(1)のコレクタとなる島領域(35)の一部とインジ
ェクタPNP l−ランジスタ(2)のベースとなる島
領域(35)の一部を区画しなから埋込ベース領域(3
6)に到達する。
表面より上下分離領域(34)の上側拡散層(44)と
ベース導出領域(39〉とを同時に選択拡散し、この熱
処理によって先にデポジットしておいた各領域をドライ
ブインする。本工程で上側拡散層(44)は下側拡散層
(43)と連結して上下分離領域(34)を構成し、ベ
ース導出領域(39)はインバータNPNトランジスタ
(1)のコレクタとなる島領域(35)の一部とインジ
ェクタPNP l−ランジスタ(2)のベースとなる島
領域(35)の一部を区画しなから埋込ベース領域(3
6)に到達する。
そして第3図りに示す如く、N+型のコレクタ領域(3
8)とカラー領域り39)とを例えば通常のNPNトラ
ンジスタのエミッタ拡散工程によって形成し、さらにP
型のインジェクタ領域(37)を例えばイオン注入法に
よって形成する。このインジェクタ領域(37)はイン
ジェクタPNP トランジスタ(2)の耐圧veKoを
考慮してかなり浅い領域を用いてあり、仮にもっと深い
通常のNPNトランジスタのベース拡散工程を用いるな
らば、エピタキシャル層(32)の厚みを厚くしてイン
ジェクタ領域(37)底部から埋込ベース領域(36)
上部までを十分に離間させるか、又は区画された島領域
(35b)にエピタキシャル層り32)より高不純物濃
度のN型の領域を設けるかしてバンチスルー電圧(耐圧
■40に等しい)が劣化しないようにする必要がある。
8)とカラー領域り39)とを例えば通常のNPNトラ
ンジスタのエミッタ拡散工程によって形成し、さらにP
型のインジェクタ領域(37)を例えばイオン注入法に
よって形成する。このインジェクタ領域(37)はイン
ジェクタPNP トランジスタ(2)の耐圧veKoを
考慮してかなり浅い領域を用いてあり、仮にもっと深い
通常のNPNトランジスタのベース拡散工程を用いるな
らば、エピタキシャル層(32)の厚みを厚くしてイン
ジェクタ領域(37)底部から埋込ベース領域(36)
上部までを十分に離間させるか、又は区画された島領域
(35b)にエピタキシャル層り32)より高不純物濃
度のN型の領域を設けるかしてバンチスルー電圧(耐圧
■40に等しい)が劣化しないようにする必要がある。
斯上した如く構成した本発明のIILによれば、インジ
ェクタPNP トランジスタ(2)として縦型PNP
トランジスタを用いたので、インバータNPN トラン
ジスタ(1)のエミッタとなる島領域(35)からイン
ジェクタPNP トランジスタ(2)のベースとなる領
域を電気的に独立させることができ、それによって1個
の島領域(35)内で第4図の等価回路を実現すること
が容易に可能になる。
ェクタPNP トランジスタ(2)として縦型PNP
トランジスタを用いたので、インバータNPN トラン
ジスタ(1)のエミッタとなる島領域(35)からイン
ジェクタPNP トランジスタ(2)のベースとなる領
域を電気的に独立させることができ、それによって1個
の島領域(35)内で第4図の等価回路を実現すること
が容易に可能になる。
第4図は本発明のIILの等価回路を示し、(1)はイ
ンバータNPN)−ランジスタ、(2)はインジェクタ
PNPトランジスタ、(3)は入力端子、(4)は出力
端子で、インジェクタPNPトランジスタ(2)のエミ
ッタには電源電位VCCが、インバータNPNトランジ
スタ(1)のエミッタには接地電位GNDが各々印加さ
れ、インジェクタPNPトランジスタ(2)のコレクタ
はインバータNPNトランジスタ(1)のベースに接続
される。そしてインジェクタPNP)−ランジスタ(2
)のベースはアノード領域(40)と島領域(35)と
で形成するPN接合ダイオード(5)を介して接地きれ
る。
ンバータNPN)−ランジスタ、(2)はインジェクタ
PNPトランジスタ、(3)は入力端子、(4)は出力
端子で、インジェクタPNPトランジスタ(2)のエミ
ッタには電源電位VCCが、インバータNPNトランジ
スタ(1)のエミッタには接地電位GNDが各々印加さ
れ、インジェクタPNPトランジスタ(2)のコレクタ
はインバータNPNトランジスタ(1)のベースに接続
される。そしてインジェクタPNP)−ランジスタ(2
)のベースはアノード領域(40)と島領域(35)と
で形成するPN接合ダイオード(5)を介して接地きれ
る。
このようなIIL回路によれば、インジェクタPNP
)ランジスタ(2)のベースがダイオード(5)によっ
て常時的0.6Vに固定されるので、インジェクタPN
Pトランジスタ(2)はIII、の動作状態に拘わらず
、高h□の状態で動作できる。つまり、入力端子(3〉
の電位が”H”になって次段のインバータNPN)ラン
ジスタ(1)がONL、、インジェクタPNP トラン
ジスタ(2)のコレクタの電位がインバータNPN)ラ
ンジスタ(1〉のベース・エミッタ間電圧V、Kによっ
て約0.6Vなった場合においても、あらかじめベース
の電位が0.6vであるのでこのトランジスタはまだ飽
和せず高h□の状態で動作できるのである。
)ランジスタ(2)のベースがダイオード(5)によっ
て常時的0.6Vに固定されるので、インジェクタPN
Pトランジスタ(2)はIII、の動作状態に拘わらず
、高h□の状態で動作できる。つまり、入力端子(3〉
の電位が”H”になって次段のインバータNPN)ラン
ジスタ(1)がONL、、インジェクタPNP トラン
ジスタ(2)のコレクタの電位がインバータNPN)ラ
ンジスタ(1〉のベース・エミッタ間電圧V、Kによっ
て約0.6Vなった場合においても、あらかじめベース
の電位が0.6vであるのでこのトランジスタはまだ飽
和せず高h□の状態で動作できるのである。
第5図は本発明によるIILの動作原理を説明する為の
特性図で、縦軸はインバータNPN トランジスタのベ
ース電流I8、横軸はインバータNPNトランジスタの
ベース電圧V8、実線Aはイ’I/ ハークNPN ト
ランジスタ(1)のベース・エミッタ間順方向立上り特
性、実HBはそのコレクタが入力端子(3)に接続され
る前段のインバータNPN トランジスタの飽和電圧V
C!(sat)特性、実線CはインジェクタPNPトラ
ンジスタの負荷特性を各々示す。
特性図で、縦軸はインバータNPN トランジスタのベ
ース電流I8、横軸はインバータNPNトランジスタの
ベース電圧V8、実線Aはイ’I/ ハークNPN ト
ランジスタ(1)のベース・エミッタ間順方向立上り特
性、実HBはそのコレクタが入力端子(3)に接続され
る前段のインバータNPN トランジスタの飽和電圧V
C!(sat)特性、実線CはインジェクタPNPトラ
ンジスタの負荷特性を各々示す。
先ず入力端子(3)の電位が“L″の時、即ちその電位
が前段のインバータNPN トランジスタの飽和電圧V
ct(sat)において約0.1Vに固定された状態の
時、インジェクタPNPトランジスタク2)のエミッタ
・コレクタ間には約1.1vもの電位差が印加され、こ
のトランジスタは活性領域で高h□の状態で動作できる
。そしてインバータNPNトランジスタ(1)はOFF
状態にあり、インジェクタPNPトランジスタ(2)は
前段のインバータNPN トランジスタの負荷として図
示X点に相当するインジェクタ電流を供給する。
が前段のインバータNPN トランジスタの飽和電圧V
ct(sat)において約0.1Vに固定された状態の
時、インジェクタPNPトランジスタク2)のエミッタ
・コレクタ間には約1.1vもの電位差が印加され、こ
のトランジスタは活性領域で高h□の状態で動作できる
。そしてインバータNPNトランジスタ(1)はOFF
状態にあり、インジェクタPNPトランジスタ(2)は
前段のインバータNPN トランジスタの負荷として図
示X点に相当するインジェクタ電流を供給する。
次に入力端子(3)の電位が“H”の時、即ち前段のイ
ンバータNPN トランジスタが0FFL、て入力端子
(3)の電位が上昇し、次段のインバータNPN トラ
ンジスタ(1)がONすることによってその電位が約0
.6vに固定された時、当然インジェクタPNP トラ
ンジスタ(2)のコレクタの電位も上昇するが、それで
もまだベースとコレクタとが互いに約0.’6Vで同電
位であり、エミッタ・コレクタ間には約0.6vもの電
位差が印加されるので、このトランジスタは今だに飽和
せず高h□の状態で動作できる。そしてインジェクタP
NPトランジスタ(2)は次段の定電流源として図示Y
点に相当するインジェクタ電流を供給することができ、
その値はIILの動作状態によって変ることが無い。
ンバータNPN トランジスタが0FFL、て入力端子
(3)の電位が上昇し、次段のインバータNPN トラ
ンジスタ(1)がONすることによってその電位が約0
.6vに固定された時、当然インジェクタPNP トラ
ンジスタ(2)のコレクタの電位も上昇するが、それで
もまだベースとコレクタとが互いに約0.’6Vで同電
位であり、エミッタ・コレクタ間には約0.6vもの電
位差が印加されるので、このトランジスタは今だに飽和
せず高h□の状態で動作できる。そしてインジェクタP
NPトランジスタ(2)は次段の定電流源として図示Y
点に相当するインジェクタ電流を供給することができ、
その値はIILの動作状態によって変ることが無い。
従ってインジェクタPNP トランジスタ(2)は常に
一定したインジェクタ電流を供給することができるので
、インバータNPN トランジスタ(1)の逆βは理論
的に1”以上あれば動作し得ることになり、それほど高
い逆βを与えなくても高いドライブ能力を有することが
できる様になる。
一定したインジェクタ電流を供給することができるので
、インバータNPN トランジスタ(1)の逆βは理論
的に1”以上あれば動作し得ることになり、それほど高
い逆βを与えなくても高いドライブ能力を有することが
できる様になる。
きらに、本発明によれば逆方向縦型NPN)ランジスタ
のベースを基板(31)表面から上方向へ拡散した埋込
ベース領域(36)で形成したので、濃度勾配による電
界加速がキャリアの注入方向に対して順方向に働き−1
高い逆βが得られる。しかもインジェクタPNP)ラン
ジスタ(2)のパンチスルー電圧を考慮すればエピタキ
シャル層(32)をかなり薄く設定することができ、高
速性を活かしたIILが実現できると同時に高速型のバ
イポーラ素子この共存も可能である。
のベースを基板(31)表面から上方向へ拡散した埋込
ベース領域(36)で形成したので、濃度勾配による電
界加速がキャリアの注入方向に対して順方向に働き−1
高い逆βが得られる。しかもインジェクタPNP)ラン
ジスタ(2)のパンチスルー電圧を考慮すればエピタキ
シャル層(32)をかなり薄く設定することができ、高
速性を活かしたIILが実現できると同時に高速型のバ
イポーラ素子この共存も可能である。
(ト)発明の詳細
な説明した如く、本発明によればインジェクタPNPト
ランジスタ(2)として縦型PNP トランジスタを用
いたので、インバータNPNトランジスタ(1)のエミ
ッタとなる島領域(35)からインジェクタPNP ト
ランジスタ(2)のベースとなる領域を電気的に独立さ
せることができ、それによってインジェクタPNPトラ
ンジスタ(2)のベースのみをダイオード(5)を介し
て接地した回路が容易に実現できる利点を有する。
ランジスタ(2)として縦型PNP トランジスタを用
いたので、インバータNPNトランジスタ(1)のエミ
ッタとなる島領域(35)からインジェクタPNP ト
ランジスタ(2)のベースとなる領域を電気的に独立さ
せることができ、それによってインジェクタPNPトラ
ンジスタ(2)のベースのみをダイオード(5)を介し
て接地した回路が容易に実現できる利点を有する。
そして斯上した回路を実現することにより、インジェク
タPNP トランジスタ(2)のインジェクタ電流が動
作状態によって変化するここの無い、インバータNPN
トランジスタ(1)のドライブ能力に優れたIILを
提供できる利点を有する。また、インジェクタ電流が常
に一定なので、インバータNPNトランジスタ(1)の
逆βに厳しい要求をする必要が無くなり、設計が容易で
且つ工程変動に強いIILを提供できる利点を有する。
タPNP トランジスタ(2)のインジェクタ電流が動
作状態によって変化するここの無い、インバータNPN
トランジスタ(1)のドライブ能力に優れたIILを
提供できる利点を有する。また、インジェクタ電流が常
に一定なので、インバータNPNトランジスタ(1)の
逆βに厳しい要求をする必要が無くなり、設計が容易で
且つ工程変動に強いIILを提供できる利点を有する。
さらに、インジェクタPNP トランジスタ(2)とし
て縦型PNP トランジスタを用いたので、通常のNP
Nトランジスタはもちろん単体の縦型PNPトランジス
タとも共存させることが可能である利点を有する。また
、縦型PNP トランジスタを用いたので、インジェク
タ領域(37)から注入したインジェクタ電流の捕獲効
率に優れ、無効電流が少い利点を有し、さらにはインジ
ェクタPNPトランジスタ(2)のコレクタとしてイン
バータNPNトランジスタ(1)の埋込ベース領域(3
6)をそのまま使用できるので、工程の効率化と簡素化
が図れる利点を有する。
て縦型PNP トランジスタを用いたので、通常のNP
Nトランジスタはもちろん単体の縦型PNPトランジス
タとも共存させることが可能である利点を有する。また
、縦型PNP トランジスタを用いたので、インジェク
タ領域(37)から注入したインジェクタ電流の捕獲効
率に優れ、無効電流が少い利点を有し、さらにはインジ
ェクタPNPトランジスタ(2)のコレクタとしてイン
バータNPNトランジスタ(1)の埋込ベース領域(3
6)をそのまま使用できるので、工程の効率化と簡素化
が図れる利点を有する。
第1図及び第2図は各々本発明の第1の実施例を示す断
面図及び平面図、第3図A乃至りは本発゛明によるII
Lの製造方法を説明する為の断面図、第4図は本発明の
IILを示す等価回路図、第5図は本発明のIILの動
作原理を説明するための特性図、第6図は従来のIIL
を示す等価回路図、第7図及び第8図は従来のIILを
示す断面図、第9図は従来のIILの動作原理を説明す
るための特性図である。 (1)はインバータNPN トランジスタ、 (2)は
インジェクタPNP )−ランジスタ、 〈5)はダイ
オード、 (31)は半導体基板、 (33)は埋込層
、(36)は埋込ベース領域、 (37)はインジェク
タ領域、(38)はフレフタ領域、(39)はベース導
出領域、 (40)はアノード領域である。 出願人 三洋電機株式会社外1名 代理人 弁理士 西野卓嗣 外1名 第1図 Inj INC+ C2GND 第3第3 第△図B 第3図C 第3iD 第4図 第5図 第6図 CC 第7図
面図及び平面図、第3図A乃至りは本発゛明によるII
Lの製造方法を説明する為の断面図、第4図は本発明の
IILを示す等価回路図、第5図は本発明のIILの動
作原理を説明するための特性図、第6図は従来のIIL
を示す等価回路図、第7図及び第8図は従来のIILを
示す断面図、第9図は従来のIILの動作原理を説明す
るための特性図である。 (1)はインバータNPN トランジスタ、 (2)は
インジェクタPNP )−ランジスタ、 〈5)はダイ
オード、 (31)は半導体基板、 (33)は埋込層
、(36)は埋込ベース領域、 (37)はインジェク
タ領域、(38)はフレフタ領域、(39)はベース導
出領域、 (40)はアノード領域である。 出願人 三洋電機株式会社外1名 代理人 弁理士 西野卓嗣 外1名 第1図 Inj INC+ C2GND 第3第3 第△図B 第3図C 第3iD 第4図 第5図 第6図 CC 第7図
Claims (1)
- (1)一導電型半導体基板上に積層して形成した逆導電
型のエピタキシャル層と、前記基板表面に埋込んで形成
した逆導電型の埋込層と、この埋込層を取囲むように前
記エピタキシャル層を貫通した一導電型の分離領域と、
該分離領域によって島状に分離された島領域と、前記埋
込層に重畳して形成した一導電型の埋込ベース領域と、
該埋込ベース領域に対応する前記島領域表面に形成した
逆導電型のコレクタ領域及び一導電型のインジェクタ領
域と、前記コレクタ領域及びインジェクタ領域を夫々囲
むように前記エピタキシャル層表面から前記埋込ベース
領域まで達する一導電型のベース導出領域と、前記島領
域表面に形成した一導電型のアノード領域とを備え、前
記インジェクタ領域をエミッタ、前記インジェクタ領域
直下の区画された島領域の一部をベース、前記埋込ベー
ス領域をコレクタとして形成する縦型PNPトランジス
タをインジェクタトランジスタとして用い、且つ前記ア
ノード領域と前記ベースとなる区画された島領域の一部
とを電気的に接続したことを特徴とする半導体注入集積
論理回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61275852A JPS63128742A (ja) | 1986-11-19 | 1986-11-19 | 半導体注入集積論理回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61275852A JPS63128742A (ja) | 1986-11-19 | 1986-11-19 | 半導体注入集積論理回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63128742A true JPS63128742A (ja) | 1988-06-01 |
Family
ID=17561332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61275852A Pending JPS63128742A (ja) | 1986-11-19 | 1986-11-19 | 半導体注入集積論理回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63128742A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006058262A3 (en) * | 2004-11-23 | 2009-04-02 | Ron B Foster | Semiconductor integrated injection logic device and method |
-
1986
- 1986-11-19 JP JP61275852A patent/JPS63128742A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006058262A3 (en) * | 2004-11-23 | 2009-04-02 | Ron B Foster | Semiconductor integrated injection logic device and method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63128743A (ja) | 半導体注入集積論理回路装置 | |
| EP0132240B1 (en) | Multiple transistor | |
| JPS63128741A (ja) | 半導体注入集積論理回路装置 | |
| JPH0499328A (ja) | バイポーラトランジスタ | |
| JP2663751B2 (ja) | 半導体装置 | |
| JPS6347964A (ja) | 半導体集積回路 | |
| JP2653019B2 (ja) | バイポ−ラトランジスタ及びその製造方法 | |
| JP2604793B2 (ja) | 半導体装置 | |
| JP2845469B2 (ja) | 半導体装置 | |
| JPS6347965A (ja) | 半導体集積回路 | |
| JPH069207B2 (ja) | ラテラルトランジスタ | |
| JPH0222545B2 (ja) | ||
| JPS6393154A (ja) | 半導体装置 | |
| JPS6343360A (ja) | 半導体集積回路 | |
| JPS6255307B2 (ja) | ||
| JPS60152062A (ja) | 半導体装置 | |
| JPS61228664A (ja) | 半導体装置 | |
| JPS63177549A (ja) | 半導体注入集積論理回路 | |
| JPH067582B2 (ja) | 半導体集積回路 | |
| JPS63219164A (ja) | 半導体集積回路 | |
| JPH0638471B2 (ja) | 半導体装置 | |
| JPH01161753A (ja) | 半導体集積回路の製造方法 | |
| JPH0442828B2 (ja) | ||
| JPH07123140B2 (ja) | 半導体集積回路の製造方法 | |
| JPS6267855A (ja) | 半導体注入集積論理回路装置 |