JPS63128751A - 縦型ｐｎｐトランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は集積回路に組込まれる縦型ＰＮＰトランジスタ
に関し、特に微細化し且つ特性良好な縦型ＰＮＰトラン
ジスタに関する。

（ロ）従来の技術 従来の縦型ＰＮＰ　トランジスタとしては、例えば特開
昭５９−２１１２７０号公報の第１図に記載されている
ものが一般的である。

第３図は斯る構造の縦型ＰＮＰ　トランジスタを示し、
Ｐ型シリコン半導体基板（１）上に積層して形成したＮ
型エピタキシャル層（２）と、基板（１〉表面に形成し
たＮ＋型の埋込層（３）と、埋込層（３）を取囲む様に
エピタキシャル層（２〉を貫通したＰ“型の上下分離領
域（りと、埋込層（３）に重畳して形成したＰ＋型のコ
レクタ埋込層（５）と、エピタキシャル層（２）表面か
らコレクタ埋込層（５）まで達し、且つベース領域（６
）を囲む様に形成したＰ型のコレクタ導出領域（７）と
、ベース領域（６）表面に形成したＰ型のエミッタ領域
（８）及びＮ＋型のベースコンタクト領域（９）と、酸
化膜（１０）と、電極（１１）とで構成されている。

（ハ）発明が解決しようとする問題点 しかしながら、斯上した構造ではベース領域（６〉とし
てエピタキシャル層（２〉を用いる為、その領域を区画
し且つコレクタ埋込層（５）を取出すべくリング状にコ
レクタ導出領域（７）を設ける必要があり、それは上下
分離領域（りの上側の拡散層と同一工程で形成するのが
普通である。また、ベースを低不純物濃度のエピタキシ
ャル層（２）で形成するので、耐圧を考慮してベース幅
を十分広くとる必要がある。従ってコレクタ導出領域（
７）及び上下分離領域（４）の上側の拡散層をかなり深
く形成しなければならず、パターン面積が非常に大きく
なる欠点があった。また、ベースをエピタキシャル層（
２）で形成する均一ベース構造である為、ｆＴを高くで
きずり、のばらつきも大きい欠点があった。

（ニ）問題点を解決するための手段 本発明は斯上した欠点に鑑みてなされ、エピタキシャル
層（２２）表面からコレクタ埋込層（２５）まで完全に
達する低不純物濃度のコレクタ領域（２６）と、コレク
タ領域（２６）表面に形成したＮ型のベース領域（２７
〉と、ベース領域（２６）表面に形成したＰ型のエミッ
タ領域（２８）とを具備し、さらにコレクタ領域（２６
）表面にベース領域（２７）を囲むようにリング状にＰ
型のコレクタコンタクト領域（２９）を設けたことを特
徴とする。

（ネ）作用 本発明によれば、コレクタ領域（２６）とベース領域（
２７）とを共に拡散によって形成したので、ベースにな
る領域を区画するための領域が不要になり、エピタキシ
ャル層（２２）を薄くできるので、パターンサイズを縮
小できる。きらに、コレクタコンタクト領域（２９）を
リング状に配設したので、コレクタ領域（２６）表面に
おけるＮ型反転層を防止し、それによってコレクタ領域
（２６）を十分に低不純物濃度に設定できる。

（へ）実施例 以下、本発明を図面を参照しながら詳細に説明する。

第１図は本発明による縦型ＰＮＰ　トランジスタを示し
、Ｐ型半導体基板（２１）上に積層して形成したＮ型の
エピタキシャル層（２２）と、基板（２１）表面に埋込
んで形成したＮ＋型の埋込層（２３）と、この埋込層（
２３）を囲むようにしてエピタキシャル層（２２）を貫
通したＰ９型の上下分離領域（都）と、埋込層（２３）
に重畳して基板（２１）表面から上方向へ拡散形成した
Ｐ″′型のコレクタ埋込層（２５）と、エピタキシャル
！（２２）表面からコレクタ埋込層（２５）まで完全に
達する低不純物濃度のＰ型コレクタ領域（２６）と、コ
レクタ領域（２６）の表面に形成したＮ型のベース領域
り２７）と、ベース領域（２７）表面に形成したＰ型の
エミッタ領域（２８）と、コレクタ領域り２６）表面に
ベース領域（２７）を囲むようにリング状に形成したコ
レクタ領域（２６）より高濃度のコレクタコンタクト領
域（２９）と、ベース領域（２７）表面に形成したベー
スコンタクト領域（３０）と、酸化膜（３１）及びコン
タクトホールを介して各領域とオーミンクコンタクトす
る電極（３２）とで構成きれている。

次に本発明による縦型ＰＮＰ　トランジスタの製造方法
を説明する。

先ず第２図Ａに示す如く、半導体基板（２１）表面に埋
込層（２３）を形成するアンチモン（５ｂ）をデポジッ
トし、埋込層（２３）上及び埋込層（２３）を囲む基板
（２１）表面にはコレクタ埋込層（２５）と上下分離領
域（２４）の下側拡散層（３３）を形成するボロン（Ｂ
）をデポジットする。

次に第２図Ｂに示す如く、基板（２１）全面に周知の気
相成長法によってエピタキシャル層（２２）を約７μｍ
程度に積層して形成し、コレクタ埋込層（２５）に対応
するエピタキシャル層（２２）表面にコレクタ領域（２
６）を形成するボロン（Ｂ）をドーズ量１０”ａｎ−”
、加速電圧８０〜２００ＫｅＶ程度の条件でイオン注入
する。

読いて第２図Ｃに示す如く、基板（２１）全体に熱処理
を加えてデポジット又はイオン注入した各領域をドライ
ブインし、コレクタ領域（２６）がコレクタ埋込層（２
５）に完全に達するように約２〜３μｍの深さに形成す
る。

そして第２図りに示す如く、コレクタ領域（２６）表面
にベース領域（２７）を形成するリン（Ｐ）をドーズ量
１０　”ｃｍ−”、加速電圧６０〜１ＯＯＫａＶ程度の
条件でイオン注入を行い、上下分離領域（ハ）の上側拡
散層（３４）を拡散形成すると同時にベース領域（２７
）を約１〜２μｍの深きにドライブインする。

さらに第２図Ｅに示す如く、通常のバイポーラＮＰＮト
ランジスタのベース拡散工程によってＰ型のエミッタ領
域（２８）とコレクタコンタクト領域（２９）を拡散形
成し、続いてＮＰＮ　トランジスタのエミッタ拡散工程
によってベース領域（２７）表面にベースコンタクト領
域（３０）を形成する。そして各領域上に電極（３２）
を配設して製造工程を終了する。

斯上した如く形成した縦型ＰＮＰ　トランジスタによれ
ば、エピタキシャル層（２２）表面からコレクタ埋込層
（２５）に達するまで低濃度のＰ型コレクタ領域（２６
）を拡散形成したので、その表面に拡散によってベース
領域（２７）を形成することが可能になり、ベースとな
る領域を分離区画する必要が無くなる。具体的には従来
のコレクタ導出領域（７）が不要になり、そのため構造
的にパターンサイズを大幅に縮小することができる。

また、ベース領域（２７）はエピタキシャル層（２２）
より高不純物濃度にするのでベース幅を狭くでき、且つ
濃度勾配による加速電圧が働くので、１ｌｔＫ及びｆｌ
を向上でき、ｈＦＩｌのばらつきを抑えられる。

そして、コレクタ領域（２６）表面にリング状にコレク
タコンタクト領域（２９）を形成したので、コレクタ領
域（２６）のオーミックコンタクトをとると同時に表面
反転層を防止し、それによってコレクタ領域（２６）を
十分低不純物濃度に設定できる。つまり、コレクタ領域
（２６）としては、ベース・コレクタ間の耐圧をある程
度保つ為とエミッタ領域（２８）を形成するボロン（Ｂ
）のシリコンに対する固溶度に限界がある為に１０１Ｊ
〜１０″ｃＩＴ１′″１とかなり低不純物濃度であるこ
とが望ましい。ところが、この様な設定を行うとコレク
タ領域（２６）表面のボロン（Ｂ）が固溶度の差異によ
ってシリコン酸化膜（ＳｉＯ８）に吸収され、表面の不
純物濃度が低下してＮ型の反転層を生じてしまう。そこ
で本発明によれば、コレクタコンタクト領域（２９）を
ベース領域（２７）をリング状に完全に囲むように形成
することによって反転層によるベース領域（２７）から
エピタキシャル層（２２）へのリーク電流を防止してお
くのである。尚、反転層は深さが約５００Å以下である
ことから、コレクタコンタクト領域（２９）としてはそ
れ以上の深さとオーミンクコンタクトが得られる不純物
濃度であれば良い。

また、コレクタ領域（２６）を低不純物濃度に設定して
も、その底部に高濃度のコレクタ埋込層（２５）を設け
ていることと、従来よりエピタキシャル層（２２）を薄
く設定できることにより、従来と同等かそれ以上の飽和
電圧Ｖｃｔ（ｓａｔ）特性を有する。

そしてさらに、上述した製造方法によれば、コレクタ領
域（２６）を上下分離領域（都）の下側拡散層（３３）
の拡散工程で、ベース領域（２７）を上下分離領域（ハ
）の上側拡散層（３４）の拡散工程によって夫々ドライ
ブインするので、エピタキシャル層（２２）表面の分離
に要する占有面積を無駄に増加させずに済む。

（ト）発明の詳細 な説明した如く、本発明によればコレクタ領域（２６）
をコレクタ埋込層（２５）に達するまで形成したので、
ベースとなる領域を拡散によって形成することができ、
それによってベースとなる領域を分離区画する必要が無
いのでパターンサイズを大幅に縮小できる利点を有する
。

また、ベース幅をベース領域〈２７）とエミッタ領域（
２８）との二重構造で制御できるので、その幅を大幅に
狭くでき、しかも濃度勾配によるドリフト電界が発生す
るので、ｈ□及びｆ’ｔを大幅に向上できる他、ｈ、Ｅ
のばらつきをも大幅に少くすることができる。

さらに、コレクタ領域（２６）表面にベース領域（２７
）を完全に囲むようにコレクタコンタクト領域（２９）
を設けたので、表面のＮ型反転層によるリーク電流を防
止することができ、それによってコレクタ領域（２６）
を１０′６程度と十分に低不純物濃度に設定して所定の
耐圧が得られる利点を有する。

そして、コレクタ領域（２６）底部に高不純物濃度のコ
レクタ埋込層（２５）が存在するので、コレクタ領域（
２６）を低不純物濃度に設定しても良好なＶＣ！（ｓａ
ｔ）特性が得られる利点をも有する。

【図面の簡単な説明】

第１図は本発明に依る縦型ＰＮＰトランジスタを説明す
る断面図、第２図Ａ乃至第２図Ｅは本発明の縦型ＰＮＰ
　トランジスタの製造方法を説明する断面図、第３図は
従来の縦型ＰＮＰトランジスタを説明する断面図である
。 （２１）は半導体基板、（２２）はエピタキシャル層、
（２３）は埋込層、　（２５）はコレクタ埋込層、（２
６）はコレクタ領域、　（２７）はベース領域、　（２
８）はエミッタ領域、　（２９）はコレクタコンタクト
領域である。 出願人　王洋電機株式会社外１名 代理人　弁理士　西野卓嗣　外１名 第１図 第２図Ａ 第２図Ｂ 第２図Ｃ 第２図り 第２図Ｅ 第３図

Claims (1)

【特許請求の範囲】
1. （１）一導電型の半導体基板上に積層して形成した逆導
   電型のエピタキシャル層と、前記基板表面に形成した逆
   導電型の埋込層と、該埋込層を囲むように前記エピタキ
   シャル層を貫通した一導電型の分離領域と、前記埋込層
   に重畳して上方向へ拡散形成した一導電型のコレクタ埋
   込層と、前記エピタキシャル層表面から前記コレクタ埋
   込層まで完全に達する一導電型のコレクタ領域と、該コ
   レクタ領域表面に形成した逆導電型のベース領域と、該
   ベース領域表面に形成した一導電型のエミッタ領域と、
   前記ベース領域をリング状に囲むように前記コレクタ領
   域表面に形成した一導電型のコレクタコンタクト領域と
   を具備することを特徴とする縦型ＰＮＰトランジスタ。