JPS60247968A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60247968A JPS60247968A JP59103873A JP10387384A JPS60247968A JP S60247968 A JPS60247968 A JP S60247968A JP 59103873 A JP59103873 A JP 59103873A JP 10387384 A JP10387384 A JP 10387384A JP S60247968 A JPS60247968 A JP S60247968A
- Authority
- JP
- Japan
- Prior art keywords
- type
- region
- base
- collector
- regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/177—Base regions of bipolar transistors, e.g. BJTs or IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/137—Collector regions of BJTs
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、半導体装置、特に三重拡散型トランジスタに
関するものである。
関するものである。
（従来技術〕
従来、半導体集積回路（以下、ＩＣという）におけるＰ
ＮＰトランジスタとしては、いわゆる横型ＰＮＰトラン
ジスタ及び縦型ＰＮＰ ）ランジスタが実用化されてい
る。このうち横型ＰＮＰ ）ランジスタは、製造方法は
容易であるが、エミッタ接地電流増幅率（以下ｈＰＨと
いう）が小さく、利得帯域幅積（以下ｆＴという）が小
３いという欠点を有している。これに対し、鞭型ＰＮＰ
トランジスタはり、は大きいがコレクタ飽和電圧（以下
ＶＯｇ（ｓａｔ）という）が大きいという欠点を有して
いる。従ってＩＣにおいては、従来のＰＮＰトランジス
タでは使用目的及び使用用途もかなシ制限されている。
ＮＰトランジスタとしては、いわゆる横型ＰＮＰトラン
ジスタ及び縦型ＰＮＰ ）ランジスタが実用化されてい
る。このうち横型ＰＮＰ ）ランジスタは、製造方法は
容易であるが、エミッタ接地電流増幅率（以下ｈＰＨと
いう）が小さく、利得帯域幅積（以下ｆＴという）が小
３いという欠点を有している。これに対し、鞭型ＰＮＰ
トランジスタはり、は大きいがコレクタ飽和電圧（以下
ＶＯｇ（ｓａｔ）という）が大きいという欠点を有して
いる。従ってＩＣにおいては、従来のＰＮＰトランジス
タでは使用目的及び使用用途もかなシ制限されている。
又、ＮＰＮトランジスタとの相補性からもＰＮＰ ）ラ
ンジスタの特性改善が要求されている。
ンジスタの特性改善が要求されている。
この要求を満足するために考えられたのが第１図に示す
三重拡散型ＰＮＰ）ランジスタである。
三重拡散型ＰＮＰ）ランジスタである。
三重拡散型ＰＮＰ ）ランジスタは、以下の様にして形
成される。Ｎ＋型埋込層１０２及びＰ＋型埋込層１０３
，１０３’を有するＰ型子導体基板１０１上にＮ型エピ
タキシャ々層１０４を形成し、エピタキシャル層１０４
表面よシ、コレクタ領域の一部となるＰ彩画１コレクタ
領域１０５を形成する。
成される。Ｎ＋型埋込層１０２及びＰ＋型埋込層１０３
，１０３’を有するＰ型子導体基板１０１上にＮ型エピ
タキシャ々層１０４を形成し、エピタキシャル層１０４
表面よシ、コレクタ領域の一部となるＰ彩画１コレクタ
領域１０５を形成する。
次にコレクタ領域の一部となるＰ＋形第２コレクタ領域
１０６と島領域を電気的に絶縁するためのＰ＋形絶縁分
離領域１０６’を同時に形成する。
１０６と島領域を電気的に絶縁するためのＰ＋形絶縁分
離領域１０６’を同時に形成する。
このときＰ彩画１コレクタ領域１０５、Ｐ 彩画２コレ
クタ領域１０６及びＰ＋形絶縁分離領域１０６′は、Ｐ
形埋込層１０３及び１０３′と各々連続する。次に、
Ｐ形第１コレクタ領域１０５内にＮ形ベース領域１０７
全形成し、次にＰ＋形エミッタ領域１０９及びＰ 形コ
レクタコノタクト領域１０９′を同時に形成する。次に
Ｎ＋形ベースコンタクト領域１１０ｔ−形成し、最後に
酸化膜１１１の開口を通じてエミッタ、ベース及びコレ
クタ電極１１２，１１３及び１１４を各々形成する。
クタ領域１０６及びＰ＋形絶縁分離領域１０６′は、Ｐ
形埋込層１０３及び１０３′と各々連続する。次に、
Ｐ形第１コレクタ領域１０５内にＮ形ベース領域１０７
全形成し、次にＰ＋形エミッタ領域１０９及びＰ 形コ
レクタコノタクト領域１０９′を同時に形成する。次に
Ｎ＋形ベースコンタクト領域１１０ｔ−形成し、最後に
酸化膜１１１の開口を通じてエミッタ、ベース及びコレ
クタ電極１１２，１１３及び１１４を各々形成する。
かかる三重拡散型ＰＮＰ トランジスタにおいてはＰ彩
画１コレクタ領域１０５．Ｎ形ペース領域１０７及びＰ
彫工ｑ、タ領域１０９を拡散やイオン注入等によって
形成するのでベース幅の制御が容易であり、ｈＦＥの制
御上好都合でるる。又ベース領域１０７は高濃度（従来
の横型ＰＮＰ）ランジスタのベース領域は、エピタキシ
ャル層であり濃度が低い。）でしかも、不純物勾配が生
じているため、ｈＦＢの電流依存性や高周波特性が飛躍
的に改善される。従ってＮＰＮ）ランジスタとの相補性
も極めて良（ＩＣ設計上大いに注目されている。
画１コレクタ領域１０５．Ｎ形ペース領域１０７及びＰ
彫工ｑ、タ領域１０９を拡散やイオン注入等によって
形成するのでベース幅の制御が容易であり、ｈＦＥの制
御上好都合でるる。又ベース領域１０７は高濃度（従来
の横型ＰＮＰ）ランジスタのベース領域は、エピタキシ
ャル層であり濃度が低い。）でしかも、不純物勾配が生
じているため、ｈＦＢの電流依存性や高周波特性が飛躍
的に改善される。従ってＮＰＮ）ランジスタとの相補性
も極めて良（ＩＣ設計上大いに注目されている。
今日では三重拡散型ＰＮＰ ）ランジスタ會オーディオ
・電源等の出力部へ応用する試みがあシ、ｖａｍ（ｓａ
ｔ）の低減に依る大電流化の検討及びエミッタコレクタ
間耐圧（以下ＢＹＯＢＯという）。
・電源等の出力部へ応用する試みがあシ、ｖａｍ（ｓａ
ｔ）の低減に依る大電流化の検討及びエミッタコレクタ
間耐圧（以下ＢＹＯＢＯという）。
エミッタ、ベース短絡コレクタ間耐圧（以下ＢＶＯＦＩ
Ｓ）の上昇に依る耐サージ、耐負荷ショート破壊強度の
上昇の検討が行なわれている。
Ｓ）の上昇に依る耐サージ、耐負荷ショート破壊強度の
上昇の検討が行なわれている。
三重拡散型ＰＮＰ ）ランジスタにおいては、構造上の
問題から■。ｇ（ｓａｔ）の低減及びＢｖｏ ｍ 。
問題から■。ｇ（ｓａｔ）の低減及びＢｖｏ ｍ 。
の上昇を容易に満足することが困難である。ＢＶＯＢＯ
は埋込層のせり上がシの濃度プロファイル傾斜に依る空
乏層の広が力に依存し、傾斜が急峻な程低下することが
知られている。これは埋込層におけるリーチスルーで耐
圧が制限されているためでめ全コレクタ直列抵抗（以下
ｒｓｃという）に対して大きな比率を有しているため埋
込層の高濃度化を計らない限り実現は困難である。とこ
ろが埋込層の高濃度化は、埋込層のせ力上がシの濃度プ
ロファイルをさらに急峻にするためＢＶＯＢＯの高耐圧
化には増々不利になる。この対策として埋込層に加わる
熱処理を増大させせシ上がシの濃度プロファイルの傾斜
を緩慢にすることが考えられるが。
は埋込層のせり上がシの濃度プロファイル傾斜に依る空
乏層の広が力に依存し、傾斜が急峻な程低下することが
知られている。これは埋込層におけるリーチスルーで耐
圧が制限されているためでめ全コレクタ直列抵抗（以下
ｒｓｃという）に対して大きな比率を有しているため埋
込層の高濃度化を計らない限り実現は困難である。とこ
ろが埋込層の高濃度化は、埋込層のせ力上がシの濃度プ
ロファイルをさらに急峻にするためＢＶＯＢＯの高耐圧
化には増々不利になる。この対策として埋込層に加わる
熱処理を増大させせシ上がシの濃度プロファイルの傾斜
を緩慢にすることが考えられるが。
所望耐圧を得るためにエピタキシャル層１０４の厚さを
いたずらに増大させることになり、同一基板上に形成さ
れるＮＰＮ）ランジスタの特性を悪化させる結果となる
。又、横広がシも大きくなシペレット面積の増大を招く
。従ってベースを低濃度化（エピタキシャル濃度に比し
ては充分高濃度である）し、ベース、コレクタ接合から
広がる空乏層をベース側へ伸ばし縦方向及び横方向の耐
圧。
いたずらに増大させることになり、同一基板上に形成さ
れるＮＰＮ）ランジスタの特性を悪化させる結果となる
。又、横広がシも大きくなシペレット面積の増大を招く
。従ってベースを低濃度化（エピタキシャル濃度に比し
ては充分高濃度である）し、ベース、コレクタ接合から
広がる空乏層をベース側へ伸ばし縦方向及び横方向の耐
圧。
ｆｆｘｂち８Ｖｏｗｏ及ヒＢＶｏ Ｂ Ｓ ＠上昇させ
ることが試られている。しかしベース金低濃度化すると
電流の上昇となってｈＦＩＢが低下する。さらに横コ一 方向でのｌミックからベースへの注入が上昇し、いる。
ることが試られている。しかしベース金低濃度化すると
電流の上昇となってｈＦＩＢが低下する。さらに横コ一 方向でのｌミックからベースへの注入が上昇し、いる。
尚、この傾向はエミッタの大きさ、特にＬＢ／ＡＥ（こ
こでＡＥはエミッタ面積、ＬＥはエミッタ周団長とする
）が小さい程大きくなっておシ、オーディオ等の出力部
へＣＥ／ＡＥの小さいパワートランジスタに応用した場
合、歪率の悪化を引き起こす原因となっている。又低周
波での１／ｆ雑音も悪化してくる。
こでＡＥはエミッタ面積、ＬＥはエミッタ周団長とする
）が小さい程大きくなっておシ、オーディオ等の出力部
へＣＥ／ＡＥの小さいパワートランジスタに応用した場
合、歪率の悪化を引き起こす原因となっている。又低周
波での１／ｆ雑音も悪化してくる。
（発明が解決しようとする問題点）
本発明の目的は、かかる問題点を解決し、 ＶＣＩＦ。
（ｓａｔ）の低減とＢＹ□ Ｅ Ｏ，ＢＶＯＥ ｓの上
昇全容易にし、ｈＦＢの上昇１ ｈＦＩ！ のリニアリ
ティーの向上、さらには１／ｆ雑音の低減全実現する三
重拡散型トランジスタ全提供することにある。
昇全容易にし、ｈＦＢの上昇１ ｈＦＩ！ のリニアリ
ティーの向上、さらには１／ｆ雑音の低減全実現する三
重拡散型トランジスタ全提供することにある。
（問題点全解決するための手段）
本発明によれば、第２ベース領域が第１コレクタ領域内
に形成され、エミッタ領域に接してこれを取シ囲み、第
１ベース領域に比して高濃度かつ浅い接合金有している
トランジスタ金得る。特に。
に形成され、エミッタ領域に接してこれを取シ囲み、第
１ベース領域に比して高濃度かつ浅い接合金有している
トランジスタ金得る。特に。
第２ベース領域は第１ベース領域内に形成される必要は
なく、さらにエミッタ領域よりも低濃度である必要もな
い。
なく、さらにエミッタ領域よりも低濃度である必要もな
い。
（実施例）
以下、図面を参照して本発明を説明する。第２図（ａ）
〜（Ｃ）は本発明の一実施例の三重拡散型ＰＮＰトラン
ジスタの製造工程を示す構造断面図で、りる。
〜（Ｃ）は本発明の一実施例の三重拡散型ＰＮＰトラン
ジスタの製造工程を示す構造断面図で、りる。
まず、同図（ａ）に示すようにＰ形基板１表面よりＮ型
不純物、例えばリン（Ｐ）ｆｆｉイオン注入しＮ形埋込
層２を形成する。次に同様にＰ型基板１表面より、Ｐ
型不純物を拡散し、Ｐ 型埋込層３，３′を同時に形成
する。次にＮ型エピタキシャル層４ケ成長させた後、エ
ピタキシャル層４の表面よりＰ型不純物、例えは、ボロ
ン（１１Ｂ＋）全イオン注入し、Ｐ型温１コレクタ領域
５を形成する。次にエピタキシャル層４の表面よ、？Ｐ
型不純物全拡散し、コレクタ領域の一部となるＰ＋型
第２コレクタ領域６及びＰ 型絶縁分離領域６′を同時
に形成する。このときＰ型温１コレクタ領域５はＰ＋型
埋込層３に連続し、同様にＰ＋型第２コレクタ領域６及
びＰ＋型絶縁分離領域６′もＰ＋型埋込層３及び３′と
各々連続する。
不純物、例えばリン（Ｐ）ｆｆｉイオン注入しＮ形埋込
層２を形成する。次に同様にＰ型基板１表面より、Ｐ
型不純物を拡散し、Ｐ 型埋込層３，３′を同時に形成
する。次にＮ型エピタキシャル層４ケ成長させた後、エ
ピタキシャル層４の表面よりＰ型不純物、例えは、ボロ
ン（１１Ｂ＋）全イオン注入し、Ｐ型温１コレクタ領域
５を形成する。次にエピタキシャル層４の表面よ、？Ｐ
型不純物全拡散し、コレクタ領域の一部となるＰ＋型
第２コレクタ領域６及びＰ 型絶縁分離領域６′を同時
に形成する。このときＰ型温１コレクタ領域５はＰ＋型
埋込層３に連続し、同様にＰ＋型第２コレクタ領域６及
びＰ＋型絶縁分離領域６′もＰ＋型埋込層３及び３′と
各々連続する。
次に、同図（ｂ）の様にＰ型巣１コレクタ領域５内にＮ
型不純物１例えば”Ｐ” ’ｅイオン注入し、Ｎ型第１
ペース領域７を形成する。次に、Ｎ型第１ベース領域７
内にＮ＋型不純物を拡散することにより、Ｎ＋型第２ベ
ース領域８を形成する。ここで第２ベース領域８は第１
ベース領域７内に形成する必要は必ずしもなく、第１コ
レクタ領域５円に形成され後述するＰ＋型エミッタ領域
９に接してこれ金取フ囲み、第１ペース領域７に比して
高濃度かつ浅い接合を有していれば良い。
型不純物１例えば”Ｐ” ’ｅイオン注入し、Ｎ型第１
ペース領域７を形成する。次に、Ｎ型第１ベース領域７
内にＮ＋型不純物を拡散することにより、Ｎ＋型第２ベ
ース領域８を形成する。ここで第２ベース領域８は第１
ベース領域７内に形成する必要は必ずしもなく、第１コ
レクタ領域５円に形成され後述するＰ＋型エミッタ領域
９に接してこれ金取フ囲み、第１ペース領域７に比して
高濃度かつ浅い接合を有していれば良い。
次に、同図（Ｃ）の様に第２ベース領域８の内側に接す
る様に、Ｐ＋型不純物を拡散し、Ｐ＋型エミッタ領域９
を形成する・。このときＰ＋型コレクタコンタクト領域
９′も同時に形成する。次にＮ＋型不純物を拡散し、Ｎ
型ベースコンタクト領域１０を形成する。次に、エミ
ッタベースコレクタ領域の所定のコンタクト開ロ領域ヲ
酸化膜１１をエツチングして各電極パターン１２．１３
．１４を形成する。かようにして本発明による三重拡散
型ＰＮＰ ）ランジスタが製造される。
る様に、Ｐ＋型不純物を拡散し、Ｐ＋型エミッタ領域９
を形成する・。このときＰ＋型コレクタコンタクト領域
９′も同時に形成する。次にＮ＋型不純物を拡散し、Ｎ
型ベースコンタクト領域１０を形成する。次に、エミ
ッタベースコレクタ領域の所定のコンタクト開ロ領域ヲ
酸化膜１１をエツチングして各電極パターン１２．１３
．１４を形成する。かようにして本発明による三重拡散
型ＰＮＰ ）ランジスタが製造される。
（発明の効果）
かかる本発明の実施例によれば％ｉＡ１ベース領域７が
低濃度で形成されるため、ベース コレクタ接合から伸
びた空乏層がベース側へより大きく広かっ、縦方向にお
けるＢＶｏ ＦｉＯが上昇する。又、高濃度の第２ベー
ス領域８が第１ペース領域７の内側に形成された場合、
同理由により、横方向におけるＢＶＯＥ Ｓも上昇する
。又、第２ベース領域８が横方向において、エミッタ領
域９を覆うように形成されているため横方向でのエミッ
タからベースへの注入が減少し、ベース電流の減少とな
ってｈＰＨは上昇する。 さらに同理由により、エミッ
タ・ベース接合奔乏層の幅及び面積が減少するため表面
及び空乏層内での再結合電流が減少し。
低濃度で形成されるため、ベース コレクタ接合から伸
びた空乏層がベース側へより大きく広かっ、縦方向にお
けるＢＶｏ ＦｉＯが上昇する。又、高濃度の第２ベー
ス領域８が第１ペース領域７の内側に形成された場合、
同理由により、横方向におけるＢＶＯＥ Ｓも上昇する
。又、第２ベース領域８が横方向において、エミッタ領
域９を覆うように形成されているため横方向でのエミッ
タからベースへの注入が減少し、ベース電流の減少とな
ってｈＰＨは上昇する。 さらに同理由により、エミッ
タ・ベース接合奔乏層の幅及び面積が減少するため表面
及び空乏層内での再結合電流が減少し。
ｈＰＨのリニアリティが上昇する。
（まとめ）
以上の様に、本発明によれは三重拡散型トランシフタの
ＷａＥ（ｓａｔ）の低減及びＢＶＯＥＯ，”ｖＯＥＳの
上昇を容易にし、ｈＦＢの上昇、低電流におけるｈＰＨ
のリニアリティの上昇、及び１／ｆ雑音の低減を実現す
ることがでさるため、オーディオ・電源等の出力部への
応用も充分可能となる。尚、本発明は上記実施例に限ら
れることなく極性を換えても本発明の範囲を逸脱するも
のではない。
ＷａＥ（ｓａｔ）の低減及びＢＶＯＥＯ，”ｖＯＥＳの
上昇を容易にし、ｈＦＢの上昇、低電流におけるｈＰＨ
のリニアリティの上昇、及び１／ｆ雑音の低減を実現す
ることがでさるため、オーディオ・電源等の出力部への
応用も充分可能となる。尚、本発明は上記実施例に限ら
れることなく極性を換えても本発明の範囲を逸脱するも
のではない。
第１図は従来の三重拡散形ＰＮＰ ）ランジスタを示す
構造断面図である。第２図（ａ）〜（Ｃ）は本発明の一
実施例の三重拡散形ＰＮＰトランジスタの製造工程を示
す構造断面図である。 １．１０１・・・・・Ｐ型基板、２，１０２・・・・・
・Ｎ形埋込層、３．３’ 、１０３，１０３’・・・・
・・Ｐ 形埋込Ｌ ４． １０４・・・・・・Ｎ形エピ
タキシャル層。 ５．１０５・・・・・Ｐ彩画１コレクタ領域、６，１０
６、・・・・・Ｐ＋形第２コレクタ領域、６’、１０６
’・・・・・・Ｐ＋形絶縁分離領域、７，１０７・・・
・・・Ｎ彩画１ベース領域及びＮ形ベース領域（１０７
）、８・・・・・・Ｎ彩画２ベース領域、９，１０９・
・・・・・Ｐ＋形エミッタ領域、９’、１０９’・・・
・・・Ｐ＋形コレクタコンタク）領Ｌ １０，１１０・
・・・・・Ｎ＋形ベースコンタクト領域、１１，１１１
・・・・・・酸化ｒ＆−１２５１１２・・・・エミッタ
電極パターン、１３，１１３・・・・・・ヘ−７，電極
パターン、１４，１１４・川・コレクタ電極パターン。 代理人 弁理士 内 原 晋 第１目 第Ｚ図
構造断面図である。第２図（ａ）〜（Ｃ）は本発明の一
実施例の三重拡散形ＰＮＰトランジスタの製造工程を示
す構造断面図である。 １．１０１・・・・・Ｐ型基板、２，１０２・・・・・
・Ｎ形埋込層、３．３’ 、１０３，１０３’・・・・
・・Ｐ 形埋込Ｌ ４． １０４・・・・・・Ｎ形エピ
タキシャル層。 ５．１０５・・・・・Ｐ彩画１コレクタ領域、６，１０
６、・・・・・Ｐ＋形第２コレクタ領域、６’、１０６
’・・・・・・Ｐ＋形絶縁分離領域、７，１０７・・・
・・・Ｎ彩画１ベース領域及びＮ形ベース領域（１０７
）、８・・・・・・Ｎ彩画２ベース領域、９，１０９・
・・・・・Ｐ＋形エミッタ領域、９’、１０９’・・・
・・・Ｐ＋形コレクタコンタク）領Ｌ １０，１１０・
・・・・・Ｎ＋形ベースコンタクト領域、１１，１１１
・・・・・・酸化ｒ＆−１２５１１２・・・・エミッタ
電極パターン、１３，１１３・・・・・・ヘ−７，電極
パターン、１４，１１４・川・コレクタ電極パターン。 代理人 弁理士 内 原 晋 第１目 第Ｚ図
Claims (1)
- 【特許請求の範囲】 （１１−導電型子導体基板表面に形成された他の導電型
の第１埋込層と、前記第１埋込層内に形成された前記−
導電型の第２埋込層と、前記第１及び第２埋込層を含む
前記半導体基板上に形成された前記他の導電型のｌピタ
キシャル層と、−ニー 前記！ビタキシャル層内に前記第２埋込層と連続して形
成された前記−導電型の第３領域と、前記第３領域内に
形成された前記他の導電型のれ、しかも前記第５領域に
接してこれを取り囲み、かつ前記第４領域に比して高濃
度の前記他の導電型の第６領域とを有すること全特徴と
する半導体装置。 （２）前記第６領域が前記第５領域に比して低濃度でる
ること全特徴とする特許請求の範囲第（１）項記載の半
導体装置。 （３）前記第６領域が前記第４領域内に形成されている
こと全特徴とする特許請求の範囲第（１）項記載の半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59103873A JPS60247968A (ja) | 1984-05-23 | 1984-05-23 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59103873A JPS60247968A (ja) | 1984-05-23 | 1984-05-23 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60247968A true JPS60247968A (ja) | 1985-12-07 |
Family
ID=14365550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59103873A Pending JPS60247968A (ja) | 1984-05-23 | 1984-05-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60247968A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62214662A (ja) * | 1986-03-14 | 1987-09-21 | Sanyo Electric Co Ltd | 縦型ｐｎｐトランジスタの製造方法 |
| JPS63128751A (ja) * | 1986-11-19 | 1988-06-01 | Sanyo Electric Co Ltd | 縦型ｐｎｐトランジスタ |
| JPS63177066U (ja) * | 1987-05-07 | 1988-11-16 |
-
1984
- 1984-05-23 JP JP59103873A patent/JPS60247968A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62214662A (ja) * | 1986-03-14 | 1987-09-21 | Sanyo Electric Co Ltd | 縦型ｐｎｐトランジスタの製造方法 |
| JPS63128751A (ja) * | 1986-11-19 | 1988-06-01 | Sanyo Electric Co Ltd | 縦型ｐｎｐトランジスタ |
| JPS63177066U (ja) * | 1987-05-07 | 1988-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102412281B (zh) | 锗硅异质结双极晶体管 | |
| US9570546B2 (en) | Bipolar transistor | |
| US4652895A (en) | Zener structures with connections to buried layer | |
| JPH022664A (ja) | 半導体装置およびその製造方法 | |
| US5569612A (en) | Process for manufacturing a bipolar power transistor having a high breakdown voltage | |
| CN114188400B (zh) | 一种NPN功率SiGe双极晶体管及其制作方法 | |
| US20020132435A1 (en) | High performance bipolar transistor | |
| JPS60247968A (ja) | 半導体装置 | |
| US20240006477A1 (en) | SUPER-ß BIPOLAR JUNCTION TRANSISTOR AND MANUFACTURING METHOD THEREFOR | |
| US6198154B1 (en) | PNP lateral bipolar electronic device | |
| TWI441330B (zh) | 雙極接面電晶體裝置 | |
| JPH10335346A (ja) | ラテラルｐｎｐバイポーラ電子デバイスおよびその製造方法 | |
| CN220652018U (zh) | 一种高增益复合bjt结构 | |
| US20250374659A1 (en) | Integrated circuit device including bipolar junction transistor | |
| JPS6167959A (ja) | 半導体装置の製造方法 | |
| JP3068510B2 (ja) | 半導体装置 | |
| CN102315256A (zh) | 双极接面晶体管装置 | |
| JPS60224241A (ja) | 半導体装置の製造方法 | |
| JPH03259533A (ja) | 半導体集積回路装置 | |
| JP2729059B2 (ja) | 半導体装置 | |
| TWI559529B (zh) | 半導體元件及其製造方法 | |
| JPS60149163A (ja) | 半導体装置 | |
| JPH02189927A (ja) | 半導体装置 | |
| JPS63245957A (ja) | ラテラルｐｎｐトランジスタとその製造方法 | |
| JPH0294527A (ja) | 半導体装置 |