JPS62216355A - 半導体注入集積論理回路装置の製造方法 - Google Patents
半導体注入集積論理回路装置の製造方法Info
- Publication number
- JPS62216355A JPS62216355A JP61060014A JP6001486A JPS62216355A JP S62216355 A JPS62216355 A JP S62216355A JP 61060014 A JP61060014 A JP 61060014A JP 6001486 A JP6001486 A JP 6001486A JP S62216355 A JPS62216355 A JP S62216355A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- diffusion layer
- region
- diffusion
- diffused
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
- H10D84/65—Integrated injection logic
Landscapes
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は半導体集積回路に組み込まれる半導体注入集積
論理回路装置（以下、ＩＩＬと称す）の製造方法に関す
る。
論理回路装置（以下、ＩＩＬと称す）の製造方法に関す
る。
（ロ）従来の技術
従来のＩＩＬの製造方法を第２図（り乃至（ホ）を用い
て説明する。
て説明する。
先ず第２図（りに示す如く、半導体基板（１）としてＰ
型のシリコン基板を用い、基板（１）上に選択的にアン
チモン（Ｓｂ）をデポジットしてＮ＋型の埋込層（２）
を形成し、埋込層（２）を囲む基板（１）表面にはボロ
ン（Ｂ）をデポジットして上下分離領域（３）の下拡散
層（４）を形成する。
型のシリコン基板を用い、基板（１）上に選択的にアン
チモン（Ｓｂ）をデポジットしてＮ＋型の埋込層（２）
を形成し、埋込層（２）を囲む基板（１）表面にはボロ
ン（Ｂ）をデポジットして上下分離領域（３）の下拡散
層（４）を形成する。
次に第２図（ロ）に示す如く、基板（１）全面に周知の
気相成長法によりＮ−型のエピタキシャル層（５）を所
定厚きに形成する。この時埋込層（２〉および軍拡散層
（４）は上下方向に若干拡散きれる。
気相成長法によりＮ−型のエピタキシャル層（５）を所
定厚きに形成する。この時埋込層（２〉および軍拡散層
（４）は上下方向に若干拡散きれる。
次に第２図（ハ）に示す如く、エピタキシャル層（５）
表面に選択的にボロン（Ｂ）をイオン注入し、ベース領
域（６）を付着する。このイオン注入はドーズ量１０″
〜ＩＱ″ｃｍ−”で加速電圧８０〜１００ＫｅＶで行う
。
表面に選択的にボロン（Ｂ）をイオン注入し、ベース領
域（６）を付着する。このイオン注入はドーズ量１０″
〜ＩＱ″ｃｍ−”で加速電圧８０〜１００ＫｅＶで行う
。
次に第２図（ニ）に示す如く、エピタキシャル層（５）
表面から上下分離領域（３）の上拡散層（７）を約１２
００℃、３〜４時間で拡散し、同時に埋込層（２）、軍
拡散層（４）及びベース領域（６〉をドライブインする
。この工程で上拡散層（７）は軍拡散層（４）と連結し
てエピタキシャル層（５）を接合分離し、ベース領域（
６）は濃度差があるために上拡散層（７）より浅く形成
される。具体的には、エピタキシャル層（５）の厚みを
１３μｍとすると上拡散層（７）は約９μｍの深さに拡
散され、軍拡散層（４）は約７μｍの深さにはい上げら
れる。またベース領域（６）は約４μｍの深さに拡散さ
れ、埋込層（２）は約３μｍはい上げられる。
表面から上下分離領域（３）の上拡散層（７）を約１２
００℃、３〜４時間で拡散し、同時に埋込層（２）、軍
拡散層（４）及びベース領域（６〉をドライブインする
。この工程で上拡散層（７）は軍拡散層（４）と連結し
てエピタキシャル層（５）を接合分離し、ベース領域（
６）は濃度差があるために上拡散層（７）より浅く形成
される。具体的には、エピタキシャル層（５）の厚みを
１３μｍとすると上拡散層（７）は約９μｍの深さに拡
散され、軍拡散層（４）は約７μｍの深さにはい上げら
れる。またベース領域（６）は約４μｍの深さに拡散さ
れ、埋込層（２）は約３μｍはい上げられる。
次に第２図（ホ〉に示す如く、拡散深さ約２μｍのＰ型
のインジェクタ領域（８）およびベースコンタクト領域
（９）を同時に拡散し、続いて拡散深き約１．５μｍの
Ｎ”型コレクタ領域（１０）を形成する。尚インジェク
タ領域（８）およびベースコンタクト領域（９）はＮＰ
Ｎトランジスタのベース拡散工程で形成し、コレクタ領
域り１０）はＮＰＮ トランジスタのエミッタ拡散工程
で形成する。
のインジェクタ領域（８）およびベースコンタクト領域
（９）を同時に拡散し、続いて拡散深き約１．５μｍの
Ｎ”型コレクタ領域（１０）を形成する。尚インジェク
タ領域（８）およびベースコンタクト領域（９）はＮＰ
Ｎトランジスタのベース拡散工程で形成し、コレクタ領
域り１０）はＮＰＮ トランジスタのエミッタ拡散工程
で形成する。
この様に形成したＩＩＬにおいては、活性ベースがイオ
ン注入により形成した低濃度のベース領域（６）で形成
されるので、高い逆方向電流増幅率逆βが得られ、且つ
コレクタ領域（１０）のばらつきによる逆βのばらつき
を抑えられる。
ン注入により形成した低濃度のベース領域（６）で形成
されるので、高い逆方向電流増幅率逆βが得られ、且つ
コレクタ領域（１０）のばらつきによる逆βのばらつき
を抑えられる。
尚斯るＩＩＬは、例えば特願昭６０−２０９３８７号に
記載されている。
記載されている。
（ハ）発明が解決しようとする問題点
しかしながら、衛士した従来の製造方法では上下分離領
域（３）の上拡散層＜７）と軍拡散層（４）及びベース
領域（６）を同時にドライブインしている。
域（３）の上拡散層＜７）と軍拡散層（４）及びベース
領域（６）を同時にドライブインしている。
するとこの拡散工程では、イオン注入による低濃３一
度のベース領域（６）を十分に深く拡散するために上拡
散層り７）をかなり深く形成しなければならない。さら
に上拡散Ｈ（７）と軍拡散層（４〉とでは上拡散層（７
）の方が拡散に供給される不純物が多い状態、具体的に
言えばボロン（Ｂ）を多量に含む拡散源膜を付着したま
まの状態で拡散するため、上拡散層（７）の方が軍拡散
層り４）よりかなり深く拡散されてしまう。
散層り７）をかなり深く形成しなければならない。さら
に上拡散Ｈ（７）と軍拡散層（４〉とでは上拡散層（７
）の方が拡散に供給される不純物が多い状態、具体的に
言えばボロン（Ｂ）を多量に含む拡散源膜を付着したま
まの状態で拡散するため、上拡散層（７）の方が軍拡散
層り４）よりかなり深く拡散されてしまう。
従って上拡散層（７）の横方向拡散が大きく、エピタキ
シャル層（５）表面での占有面積が大で集積度を向上で
きない欠点があった。
シャル層（５）表面での占有面積が大で集積度を向上で
きない欠点があった。
（ニ）問題点を解決するための手段
本発明は衛士した欠点に鑑みてなきれ、あらかじめ軍拡
散層り４）をエピタキシャルＮ（５）の厚みの半分以上
はい上げて拡散し、同時に低濃度のベース領域（６〉を
ドライブインした後に上拡散層（７）を形成することに
より、従来の欠点を大幅に改善したＩＩＬの製造方法を
提供するものである。
散層り４）をエピタキシャルＮ（５）の厚みの半分以上
はい上げて拡散し、同時に低濃度のベース領域（６〉を
ドライブインした後に上拡散層（７）を形成することに
より、従来の欠点を大幅に改善したＩＩＬの製造方法を
提供するものである。
（ホ〉作用
本発明によれば、軍拡散層（４）をエビタキシャル層（
５）の厚みの半分以上はい上げて拡散しておくので、上
拡散Ｎ（７）を浅く形成し、その横方向拡散を抑えて集
積度を向上できる。さらにベース領域（６）は下拡散Ｍ
（４）と同時にドライブインするので、所定の特性が得
られるように十分に深く形成できる。
５）の厚みの半分以上はい上げて拡散しておくので、上
拡散Ｎ（７）を浅く形成し、その横方向拡散を抑えて集
積度を向上できる。さらにベース領域（６）は下拡散Ｍ
（４）と同時にドライブインするので、所定の特性が得
られるように十分に深く形成できる。
くべ）実施例
以下本発明によるＩＩＬの製造方法を第１図（イ）乃至
第１図（へ）を用いて詳細に説明する。
第１図（へ）を用いて詳細に説明する。
先ず第１図（イ）に示す如く、半導体基板（１）として
Ｐ型のシリコン基板を用い、基板（１）上に選択的にア
ンチモン（Ｓｂ）をデポジットしてＮ十型の埋込層（２
）を形成し、埋込層（２）を囲む基板（１）表面にはボ
ロン（Ｂ）をデポジットして上下分離領域（３）の軍拡
散層（４）を形成する。
Ｐ型のシリコン基板を用い、基板（１）上に選択的にア
ンチモン（Ｓｂ）をデポジットしてＮ十型の埋込層（２
）を形成し、埋込層（２）を囲む基板（１）表面にはボ
ロン（Ｂ）をデポジットして上下分離領域（３）の軍拡
散層（４）を形成する。
次に第１図（ロ）に示す如く、基板（１）全面に周知の
気相成長法によりＮ−型のエピタキシャル層（５）を７
μｍ厚に形成する。この時埋込層（２）および軍拡散層
り４）は上下方向に若干拡散される。
気相成長法によりＮ−型のエピタキシャル層（５）を７
μｍ厚に形成する。この時埋込層（２）および軍拡散層
り４）は上下方向に若干拡散される。
次に第１図（ハ）に示す如く、エピタキシャル層り５）
表面に選択的にポロン（Ｂ）をイオン注入し、ベース領
域（６）を付着する。このイオン注入はドーズ量１０１
１〜Ｉ Ｑ １４ｃＩＴ、 −１で加速電圧８０〜１０
０ＫｅＶで行う。
表面に選択的にポロン（Ｂ）をイオン注入し、ベース領
域（６）を付着する。このイオン注入はドーズ量１０１
１〜Ｉ Ｑ １４ｃＩＴ、 −１で加速電圧８０〜１０
０ＫｅＶで行う。
次に第１図（ニ）に示す如く、基板（１）全体に約１２
００°Ｃ１２時間の熱処理を加えて上下分離領域（３）
の不拡散層（４）と埋込層（２）とをエピタキシャルＭ
（５）内にはい上げて拡散し、同時にベース領域（６）
をドライブインする。具体的には、不拡散層（４）は基
板（１）表面から約５μｍ１埋込層（２〉は約２μｍは
い上げて拡散し、ベース領域（６）はエピタキシャル層
（５）表面から約３μｍ拡散する。
００°Ｃ１２時間の熱処理を加えて上下分離領域（３）
の不拡散層（４）と埋込層（２）とをエピタキシャルＭ
（５）内にはい上げて拡散し、同時にベース領域（６）
をドライブインする。具体的には、不拡散層（４）は基
板（１）表面から約５μｍ１埋込層（２〉は約２μｍは
い上げて拡散し、ベース領域（６）はエピタキシャル層
（５）表面から約３μｍ拡散する。
次に第１図（ホ）に示す如く、エピタキシャル層（５）
表面から上下分離領域（３）の上拡散層（７）を選択拡
散し、上下分離領域（３）をエピタキシャル層（５）の
厚みの半分より浅い位置で連結させてこれを接合分離す
る。
表面から上下分離領域（３）の上拡散層（７）を選択拡
散し、上下分離領域（３）をエピタキシャル層（５）の
厚みの半分より浅い位置で連結させてこれを接合分離す
る。
本工程は本発明の特徴とする工程で、あらかじめ前の工
程で不拡散層（４）とベース領域（６）を十分に深く拡
散した後に上拡散層（７）を形成しているので、上拡散
層（７）を約３μｍと浅くでき、上拡散層（７）の拡散
時間を約１２００℃で１時間に短縮できる。このため上
拡散Ｍ（７）の横方向拡散を約３μｍに抑えることがで
き、上拡散層（７）の表面占有面積を大幅に縮小できる
。具体的には、拡散窓の大きさが４μｍであれば、不拡
散層（４）の幅が約１４μｍに形成されるのに対して上
拡散層（７）の幅は約１０μｍになる。
程で不拡散層（４）とベース領域（６）を十分に深く拡
散した後に上拡散層（７）を形成しているので、上拡散
層（７）を約３μｍと浅くでき、上拡散層（７）の拡散
時間を約１２００℃で１時間に短縮できる。このため上
拡散Ｍ（７）の横方向拡散を約３μｍに抑えることがで
き、上拡散層（７）の表面占有面積を大幅に縮小できる
。具体的には、拡散窓の大きさが４μｍであれば、不拡
散層（４）の幅が約１４μｍに形成されるのに対して上
拡散層（７）の幅は約１０μｍになる。
次に第１図（へ）に示す如く、拡散深さ約２μｍのＰ型
のインジェクタ領域（８）およびベースコンタクト領域
（９）を同時に拡散し、続いて拡散深さ約１．５μｍの
Ｎ＋型コレクタ領域（１０）を形成する。尚インジェク
タ領域（８）およびベースコンタクト領域（９）はＮＰ
Ｎ）ランジスタのベース拡散工程で形成し、コレクタ領
域り１０）はＮＰＮ）ランジスタのエミッタ拡散工程で
形成する。
のインジェクタ領域（８）およびベースコンタクト領域
（９）を同時に拡散し、続いて拡散深さ約１．５μｍの
Ｎ＋型コレクタ領域（１０）を形成する。尚インジェク
タ領域（８）およびベースコンタクト領域（９）はＮＰ
Ｎ）ランジスタのベース拡散工程で形成し、コレクタ領
域り１０）はＮＰＮ）ランジスタのエミッタ拡散工程で
形成する。
この様に形成したＩＩＬは、上下分離領域（３）がエピ
タキシャル層（５）の厚みの半分より浅い位置で連結さ
れ且つ不拡散層（４）は上拡散層（７）より幅広に形成
される。またベース領域（６）はベースコ７一 ンタクト領域（９）より深く拡散される。
タキシャル層（５）の厚みの半分より浅い位置で連結さ
れ且つ不拡散層（４）は上拡散層（７）より幅広に形成
される。またベース領域（６）はベースコ７一 ンタクト領域（９）より深く拡散される。
従って本実施例によれば、ベース領域（６）を十分に深
く拡散する一方で、上下分離領域（３）の上拡散Ｍ（７
）を浅くでき、横方向拡散を抑えて表面占有面積を大幅
に縮小できる。しかも上下分離領域（３）の不拡散層（
４）は幅広に形成するものの、不拡散層（４）とベース
領域（６）とはそれらの周端部が横方向拡散により湾曲
しており、エピタキシャル層（５）深部においである程
度の離間距離が保たれているので、不拡散層（４）はエ
ピタキシャル層（５）表面での集積度の向上をあまり防
げず、上拡散層（７）とベース領域（６）又は上拡散層
（７）とベースコンタクト領域（９）との離間距離を狭
めることができる。よってＩＩＬのパターンサイズを大
幅に縮小できる。
く拡散する一方で、上下分離領域（３）の上拡散Ｍ（７
）を浅くでき、横方向拡散を抑えて表面占有面積を大幅
に縮小できる。しかも上下分離領域（３）の不拡散層（
４）は幅広に形成するものの、不拡散層（４）とベース
領域（６）とはそれらの周端部が横方向拡散により湾曲
しており、エピタキシャル層（５）深部においである程
度の離間距離が保たれているので、不拡散層（４）はエ
ピタキシャル層（５）表面での集積度の向上をあまり防
げず、上拡散層（７）とベース領域（６）又は上拡散層
（７）とベースコンタクト領域（９）との離間距離を狭
めることができる。よってＩＩＬのパターンサイズを大
幅に縮小できる。
また、ベース領域（６）は不拡散層（４）と同時に拡散
するので十分に深く且つ低濃度に設定できる。
するので十分に深く且つ低濃度に設定できる。
このベース領域（６）は、島領域（５）をエミッタとす
る逆方向縦型ＮＰＮトランジスタの活性ベースであり、
ベース幅が広くても、ベース領域（６）底部から埋込層
（２）までの距離が短いこととベース領域（６）が十分
に低濃度であることから高い逆方向電流増幅率逆βが得
られる。さらに十分に深く形成されるので、コレクタ領
域（１０）の拡散深さのばらつきによる逆βの変動が少
い。
る逆方向縦型ＮＰＮトランジスタの活性ベースであり、
ベース幅が広くても、ベース領域（６）底部から埋込層
（２）までの距離が短いこととベース領域（６）が十分
に低濃度であることから高い逆方向電流増幅率逆βが得
られる。さらに十分に深く形成されるので、コレクタ領
域（１０）の拡散深さのばらつきによる逆βの変動が少
い。
（ト）発明の詳細
な説明した如く、本発明によれば不拡散層（４）をエピ
タキシャル層（５）の厚みの半分以上はい上げてから上
拡散層（７）を形成するので、上拡散層（７）を浅くし
、その横方向拡散を抑えて集積度を大幅に向上できると
いう利点を有する。
タキシャル層（５）の厚みの半分以上はい上げてから上
拡散層（７）を形成するので、上拡散層（７）を浅くし
、その横方向拡散を抑えて集積度を大幅に向上できると
いう利点を有する。
しかも本発明によれば、不拡散層（４）と同時にベース
領域（６）をドライブインするので、ベース領域（６）
を十分に深く且つ低濃度に形成でき、特性良好なＩＩＬ
が得られるという利点を有する。
領域（６）をドライブインするので、ベース領域（６）
を十分に深く且つ低濃度に形成でき、特性良好なＩＩＬ
が得られるという利点を有する。
そして本発明によれば、上拡散層（７）の拡散時間を短
くできるので、熱拡散によるエピタキシャル層（５）表
面の結晶欠陥が少いという利点を有し、きらに不拡散層
（４）を上拡散Ｎ（７）より幅広に形成するので多少の
マスクずれがあっても完全な接合分離が得られるという
利点を有する。
くできるので、熱拡散によるエピタキシャル層（５）表
面の結晶欠陥が少いという利点を有し、きらに不拡散層
（４）を上拡散Ｎ（７）より幅広に形成するので多少の
マスクずれがあっても完全な接合分離が得られるという
利点を有する。
第１図は（イ）乃至第１図（へ）は本発明を説明するた
めの断面図、第２図（り乃至（ホ）は従来のＩＩＬの製
造方法を説明するための断面図である。 （１）は半導体基板、 （４）は上下分離領域（３）
の下拡散Ｊｅ？、（５）はエピタキシャル層、（６）は
ベース領域、 （７）は上下分離領域（３）の上拡散層
である。 出願人 三洋電機株式会社外１名 代理人 弁理士 西野卓嗣 外１多 筒 １ 図 （イ〕 第１図ｔｏ＞ 第１図（ホ） 第１図（へ） 第２図（イ） 第２図（ロフ
めの断面図、第２図（り乃至（ホ）は従来のＩＩＬの製
造方法を説明するための断面図である。 （１）は半導体基板、 （４）は上下分離領域（３）
の下拡散Ｊｅ？、（５）はエピタキシャル層、（６）は
ベース領域、 （７）は上下分離領域（３）の上拡散層
である。 出願人 三洋電機株式会社外１名 代理人 弁理士 西野卓嗣 外１多 筒 １ 図 （イ〕 第１図ｔｏ＞ 第１図（ホ） 第１図（へ） 第２図（イ） 第２図（ロフ
Claims (1)
- （１）一導電型の半導体基板表面に埋込層を形成する逆
導電型の不純物を付着し、該埋込層を囲んで上下分離領
域の下拡散層を形成する一導電型の不純物を付着する工
程、 前記基板全面に逆導電型のエピタキシャル層を積層する
工程、 前記エピタキシャル層表面にベース領域を形成する一導
電型の不純物を付着する工程、 前記基板全体を加熱処理して前記下拡散層を前記エピタ
キシャル層の厚みの半分以上はい上らせて拡散し、同時
に前記ベース領域をドライブインする工程、 前記エピタキシャル層表面より前記上下分離領域の上拡
散層を形成し、前記下拡散層へ到達させる工程、 前記エピタキシャル層表面より一導電型のインジェクタ
領域とベースコンタクト領域を形成し、続いて前記ベー
ス領域表面に逆導電型のコレクタ領域を形成する工程と
を具備することを特徴とする半導体注入集積論理回路装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61060014A JPS62216355A (ja) | 1986-03-18 | 1986-03-18 | 半導体注入集積論理回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61060014A JPS62216355A (ja) | 1986-03-18 | 1986-03-18 | 半導体注入集積論理回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62216355A true JPS62216355A (ja) | 1987-09-22 |
| JPH0577297B2 JPH0577297B2 (ja) | 1993-10-26 |
Family
ID=13129787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61060014A Granted JPS62216355A (ja) | 1986-03-18 | 1986-03-18 | 半導体注入集積論理回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62216355A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5350686A (en) * | 1976-10-19 | 1978-05-09 | Mitsubishi Electric Corp | Production of semiconductor integrated circuit |
| JPS5384578A (en) * | 1976-12-29 | 1978-07-26 | Fujitsu Ltd | Semiconductor integrated circuit |
-
1986
- 1986-03-18 JP JP61060014A patent/JPS62216355A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5350686A (en) * | 1976-10-19 | 1978-05-09 | Mitsubishi Electric Corp | Production of semiconductor integrated circuit |
| JPS5384578A (en) * | 1976-12-29 | 1978-07-26 | Fujitsu Ltd | Semiconductor integrated circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0577297B2 (ja) | 1993-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0171128B1 (ko) | 수직형 바이폴라 트랜지스터 | |
| EP0718891B1 (en) | High performance, high voltage non-epi bipolar transistor | |
| JP4596749B2 (ja) | 半導体装置およびその製造方法 | |
| JPS62216356A (ja) | 半導体集積回路の製造方法 | |
| JP2627289B2 (ja) | 半導体集積回路の製造方法 | |
| KR900000818B1 (ko) | 상보형(相補形) 트랜지스터의 제조방법 | |
| JPS62216357A (ja) | 半導体集積回路の製造方法 | |
| JPS62219556A (ja) | 半導体集積回路の製造方法 | |
| JPH0577297B2 (ja) | ||
| JPH0577301B2 (ja) | ||
| JPS63202965A (ja) | 半導体装置 | |
| JP2656125B2 (ja) | 半導体集積回路の製造方法 | |
| JP2943280B2 (ja) | 半導体装置の製造方法 | |
| KR900005562B1 (ko) | 반도체 직접회로 및 그 제조방법 | |
| JP2613073B2 (ja) | 半導体装置とその製造方法 | |
| JPS6376359A (ja) | 半導体集積回路の製造方法 | |
| JP3135615B2 (ja) | 半導体装置及びその製造方法 | |
| JP2506129B2 (ja) | 半導体装置の製造方法 | |
| JPS62214662A (ja) | 縦型ｐｎｐトランジスタの製造方法 | |
| JPS62214657A (ja) | 半導体集積回路装置の製造方法 | |
| JPS62219557A (ja) | 半導体集積回路の製造方法 | |
| JPH0618202B2 (ja) | 半導体集積回路の製造方法 | |
| JPH0451067B2 (ja) | ||
| JPS6347965A (ja) | 半導体集積回路 | |
| JPH0439787B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |