JPS631291Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案はカメラの露出制御装置、特に測光回路
の出力が安定した出力状態となつた後に露出制御
動作を実行する露出制御装置に関するものであ
る。

従来、測光回路の出力をAD変換し、該AD変
換された、測光回路の出力に基づいて、シヤツタ
ー秒時又は絞り値を自動的に制御する露出制御回
路は知られている。これらの露出制御回路は測光
回路の出力に基づいて露出量を決定しているた
め、測光回路の出力が正常状態となつていない時
には、正確な露出制御が行なわれないものであ
る。又一般にこれらの露出制御回路に適用する測
光回路としては、受光素子としてSPC等の受光素
子を用い該受光素子を演算増巾器の入力端に接続
し、かつ演算増巾器の入出力端子間にダイオード
を設けた所謂ログアンプが用いられている。該ロ
グアンプによる測光回路は高精度の出力を発生す
る利点を有しているが、一方受光素子の接合容量
やダイオードの接合容量等のため、電源投入後測
光回路の出力が安定するまでには所定時間の経過
を必要としている。このため、従来の露出制御回
路においては、電源投入後、直ちにレリーズ動作
を行なうと、測光回路の出力が安定しておらず、
正確な露出制御が行なわれない欠点を有してい
た。

本考案は上記の事項に鑑みなされたもので、電
源スイツチのオンにて作動する受光素子（実施
例、第２図P₁に相当する。）を入力端に接続した
演算増巾器（実施例、第２図のOP₁に相当する。）
から成る測光回路と、該測光回路の出力をAD変
換するAD変換器を備えレリーズ操作部材の押下
にてAD変換されたデジタル値に基づいてシヤツ
ター秒時制御を行なう露出制御装置において、前
記AD変換器として前記電源スイツチのオンにて
スタートパルスを発生するワンシヨツト回路（実
施例、第２図のO₁に相当する。）からのスタート
パルスを順次シフトさせる複数の遅延回路（実施
例、第２図のT₁〜T₄に相当する。）、これらの遅
延回路からの信号によつてアンド回路（実施例、
第２図のA₁〜A₄に相当する。）を介して駆動され
る前記各遅延回路に対応したフリツプフロツプ
（実施例、第２図のF₁〜F₄に相当する。）、比較回
路（実施例、第２図のCPに相当する。）及びDA
変換器（実施例、第２図のDAに相当する。）、更
には前記遅延回路のうち最終の遅延回路からの信
号を順次シフトする複数の附加的遅延回路（実施
例、第２図のT₅〜T₇に相当する。）を含み該附加
的遅延回路のうち最終の附加的遅延回路からの信
号を前記遅延回路の入力段に伝え繰り返しAD変
換動作を行なう逐次比較型のAD変換器が設けら
れるとともに前記附加的遅延回路のうち前段部の
附加的遅延回路からの信号に応答して該信号が発
生するごとに前記フリツプフロツプの内容を入力
するレジスター（実施例、第２図のＧに相当す
る。）と、前記附加的遅延回路のうち前記前段部
以後の所定の附加的遅延回路からの信号を特定の
複数回カウントし、出力を発生するカウンター
（実施例、第２図のDF₁〜DF₃に相当する。）と、
前記レリーズ操作部材の押下にて第１の状態から
第２の状態へ移行するスイツチ（実施例、第２図
のS₂に相当する。）と、該スイツチの第２の状態
への移行により前記フリツプフロツプの内容の前
記レジスターへの入力を禁止する禁止回路（実施
例、第２図のA₅〜A₈に相当する。）と、前記カウ
ンター出力が発生した後、前記レジスターの内容
に基づきシヤツター秒時値を演算する演算回路
（実施例、第２図のCC₁に相当する。）と、前記カ
ウンター出力が発生している状態で、かつ前記ス
イツチが第２の状態において前記演算回路にて演
算されたシヤツター秒時値によりシヤツターの開
閉時間制御を行なうシヤツター秒時制御回路（実
施例、第２図のSCC₁に相当する。）とを備え、か
つ前記カウンターによる特定の複数回のカウント
時間を前記電源スイツチのオンから測光回路出力
が安定化するに要する時間よりも長時間に設定す
ることにて上述の問題を解決したものである。

次いで本考案に係る露出制御装置について説明
する。

第１図は本考案に係る露出制御装置の一実施例
を示すブロツク図で、図において１は測光回路、
２は繰り返えしAD変換を行なうAD変換器、４
はAD変換器２からの出力及び絞りやフイルム感
度情報等の露出情報を設定するための情報入力回
路５からの設定情報を演算するための演算回路。
９は演算回路の出力を表示するための表示回路、
１０は演算回路の出力に基づいてシヤツター秒時
を制御するシヤツター秒時制御回路である。６は
Ｄ型フリツプフロツプにて構成されるカウンター
で、前記AD変換器２からのAD変換終了後信号
をカウントし、該カウント値が３となつた時出力
を発生する様構成されている。３，７，８はアン
ドゲートで、カウンター６の出力に応答して開と
なる様構成されている。次いで該実施例の動作に
ついて説明する。

今、不図示の電源スイツチをオンとすると、測
光回路は作動状態となり、出力を発生し、AD変
換器２によりAD変換が行なわれる。該AD変換
器２はAD変換を終了たびごとにパルスを発生
し、カウンタ６に該パルスを伝える。このため、
カウンター６は該パルスをカウントし、該カウン
ト値が３、即ち電源投入後３回AD変換が行なわ
れると、その出力端から出力を発生しアンドゲー
ト３，８，７の一方の入力端に該出力を伝える。
従つてAD変換器２の出力は、３回AD変換が行
なわれた後、初めて演算回路４に入力し、情報入
力回路５から入力された露出情報に基づいてシヤ
ツター秒時の演算を開始し、表示回路９により、
該演算されたシヤツター秒時が表示される。又こ
の時該演算回路４の出力は制御回路１０に伝わ
る。この後不図示のレリーズボタンを押下するこ
とにより、レリーズ信号がアンドゲート７に伝わ
り、該ゲートからの信号が制御回路１０に入力さ
れ、該回路１０は入力された演算回路の出力に基
づいてシヤツター秒時を制御し露出制御動作を行
なうこととなる。上述した如く、該実施例におい
ては、カウンター６が出力を発生するまで即ち
AD変換が３回行なわれ、測光回路の出力が安定
するまではアンドゲート３，８は開とならず、
AD変換の出力が演算されないので、演算動作は
必ず、測光回路が安定した後のAD変換出力に基
づき行なわれ、該演算値が表示されることとな
る。又、アンドゲート７もカウンター６が出力を
発生するまでは、レリーズ動作を行なつても開と
はならず、制御回路は不作動状態に保持されるこ
ととなり、測光回路の出力が不安定な状態におけ
る露出制御動作は決して行なわれることはなく、
常時測光回路の出力が安定した後の測光回路の出
力に基づき露出制御が行なわれることとなる。

第２図は本考案に係る露出制御装置の具体的な
一実施例を示す回路図で、図においてＬは撮影レ
ンズ、DAは絞り、P₁は撮影レンズＬを介した光
を受光するSPC等の受光素子である。OP₁は、そ
の入力端子間に、前記受光素子P₁を接続すると
共に、入出力端子間にダイオードD₁を接続して
いる演算増巾器で、該増巾器は受光素子P₁、ダ
イオードD₁と共に被写体輝度の対数に対応した
電圧を出力する測光回路を形成している。F₁〜
F₃はRSフリツプフロツプでその出力端Ｑは公知
のラダー回路等により形成されているAD変換器
に接続されている。又前記フリツプフロツプF₁
〜F₄のそれぞれのリセツト入力端子Ｒには、そ
れぞれオアゲートor₂〜or₅が接続されて、そのセ
ツト入力端子Ｓは、それぞれ遅延回路T₁〜T₄の
入力端と接続している。A₁〜A₄はアンドゲート
で、該アンドゲートの一方の入力端は比較回路
CPの出力端に接続されると共に他方の入力端は
それぞれ遅延回路T₁〜T₄の出力端に接続されて
いる。前記比較回路の入力端は測光回路の出力端
及び前記DA変換器の出力端に接続されており、
これら比較回路CP，DA変換器DA、フリツプフ
ロツプF₁〜F₄、オアゲートor₂〜or₅、アンドゲー
トA₁〜A₄及び遅延回路T₁〜T₇により公知のAD
変換器を構成している。

A₅〜A₈は前記フリツプフロツプF₁〜F₄の内容
をレジスタＧに転送するためのアンドゲートであ
る。S₁は不図示の電源スイツチに連動してオンと
なるスイツチで、オンとなることによりワンシヨ
ツト回路をトリガーし、前記AD変換器の動作を
スタートせせるためのスタートパルスを発生させ
る。DF₁〜DF₃はＤ型フリツプフロツプでDF₁の
Ｄ入力端には電圧Vccに印加され、DF₂，DF₃の
Ｄ入力端はそれぞれフリツプフロツプDF₁，DF₂
のＱ出力端と接続している。又該フリツプフロツ
プDF₁〜DF₃のクロツク入力端は前記遅延回路T₆
の出力端に接続され、遅延回路T₆から３パルス
のパルスが出力された時フリツプフロツプDF₃は
Ｑの出力端からハイレベル信号を出力する様構成
されている。A₉〜A₁₀はその入力端を前記レジス
ターＧの出力及びフリツプフロツプDF₃の出力端
と接続しているアンドゲートで、前記レジスター
Ｇの内容をシヤツター秒時演算回路CC₁に伝送す
るためのものである。SS₁〜SS₄は絞り情報等の
露出フアクターを演算回路CC₁に入力するための
情報入力用スイツチで、前記演算回路CC₁は該ス
イツチから入力された露出フアクター及び、前記
レジスターＧに記憶される輝度情報に基づいてシ
ヤツター秒時を演算する。A₁₃〜A₁₆は、その入
力端を前記演算回路CC₁の出力端及び前記フリツ
プフロツプDF₃の出力端に接続されたアンドゲー
トで、該ゲートは演算回路の出力を表示回路DIS
に転送するためのゲートである。

S₂は不図示のレリーズボタンの押下に運動して
オンとなるスイツチで、該スイツチはアンドゲー
トA₁₇の一方の入力端と接続している。又該ゲー
トA₁₇の他の入力端は前記フリツプフロツプDF₃
のＱ出力端に接続しており、該ゲートA₁₇はレリ
ーズ信号を出力するためのゲートである。

Mg₁はマグネツトで、前記ゲートA₁₇からのレ
リーズ信号に応答して作動し、不図示のシヤツタ
ー先幕保持部材によるシヤツター先幕の保持を解
除し、撮影を開始させるためのものである。
SCC₁は前記演算回路CC₁からの出力に基づいて
シヤツター秒時を制御するシヤツター秒時制御回
路で、該回路は前記ゲートA₁₇からのレリーズ信
号に応答して作動する様構成されている。R₁，
R₂は抵抗、C₁はコンデンサーで、トランジスタ
ーTr₁と共にパワーアツプクリヤー回路を形成し
ている。

次いで、該第２図の動作について説明する。

今、不図示の電源スイツチをオンとすると電源
電圧Vccが各回路素子に印加されると共にスイツ
チS₁がオンとなる。このため、抵抗R₁を介して
コンデンサーC₁に充電が開始され、トランジス
ターTr₁は瞬時間オンとなり、抵抗R₂の出力端か
ら単パルスが出力される。該単パルスはフリツプ
フロツプF₁〜F₄のリセツト端子Ｒにオアゲート
or₂〜or₅を介して入力すると共に、フリツプフロ
ツプDF₁〜DF₃のリセツト入力端Ｒに伝わり、こ
れらのフリツプフロツプはリセツトされる。又ス
イツチS₁のオンにより、ワンシヨツト回路O₁が
スタートパルスを発生し、オアゲートor₁を介し
て、該パルスは、遅延回路T₁及びフリツプフロ
ツプF₁の入力端に伝わり、フリツプフロツプF₁
はセツトされる。このためF₁〜F₄の出力は
「1000」となり、該「1000」に対応した電圧が
DA変換器DAから出力され比較回路CPの一方の
入力端に印加される。該比較回路CPの他の入力
端は測光回路の出力端に接続されており、該DA
変換器DAの出力電圧と測光回路の出力電圧が比
較されDA変換器DAの出力電圧が測光回路の出
力よりも大きい時、比較回路CPからハイレベル
信号が出力され、アンドゲートA₁の一方の入力
端に印加される。又この時、前記スタートパルス
は遅延回路T₁により、遅延され該回路T₁はパル
スを出力しており、このため、アンドゲートA₁
はアンドが取れ、ハイレベル信号を出力し、オア
ゲートor₂を介してフリツプフロツプF₁のリセツ
ト端子Ｒにハイレベル信号を伝えるため、F₁は
リセツトされることとなる。又上述の比較におい
て測光回路の出力電圧の方がDA変換器の出力電
圧よりも大である時は、比較回路CPはロウレベ
ル信号を出力するため、フリツプフロツプF₁は
セツトされた状態を保持する。この様にして、フ
リツプフロツプF₁のセツト又はリセツト状態が
決定された後、回路T₁の出力であるパルスによ
りフリツプフロツプF₂がセツトされ、前述のF₁
のセツト、リセツト状態の決定動作と同様にし
て、該フリツプフロツプF₂の状態が決定される。
この後同様にしてフリツプフロツプF₃，F₄の状
態が測光回路の出力電圧に基づいて順次決定さ
れ、測光回路の出力がフリツプフロツプF₁〜F₄
にデジタル値として記憶されることとなり、AD
変換動作が終了するのであるが、該AD変換動作
は逐次比較型AD変換器の動作として知られてい
るので、その詳細な説明は省略する。この様にし
てAD変換動作が終了した後、遅延回路T₅が単パ
ルスを出力し、該パルスがアンドゲートA₅〜A₈
に伝わる。該ゲートA₅〜A₈の他の入力端はフリ
ツプフロツプF₁〜F₄のＱ出力端及びインバータ
ーIN₁に接続されているので、該ゲートA₅〜A₈
は回路T₅からのパルスに応答して開となり、フ
リツプフロツプF₁〜F₄の内容はレジスターＧに
伝送される。この後回路T₆から第３図２のT_6-1
の如くパルスが出力され、該パルスがフリツプフ
ロツプDF₁に伝わり、該パルスの立下がりによ
り、フリツプフロツプDF₁は第３図４の如くハイ
レベル信号を出力する。又該パルスT_6-1はオア
ゲートor₂〜or₅を介してフリツプフロツプF₁〜F₄
のリセツト端子Ｒに伝わり、該フリツプフロツプ
F₁〜F₄はリセツトされる。

この様にしてフリツプフロツプF₁〜F₄がリセ
ツトされた後、回路T₇から第３図３の如くパル
スT_7-1が出力され、該パルスがオアゲートor₁を
介して回路T₁に伝わり、再び前述のAD変換動作
が開始され、前述のAD変換動作が実行される。
この様にして２回目のAD変換が終了した後、回
路T₅から第３図１の如くパルスT_5-2が出力され
ると、再びアンドゲートA₅〜A₈が開となり、フ
リツプフロツプF₁〜F₄の内容がレジスターＧに
転送され、前述の動作と同様にして、回路T₆か
らのパルス（第３図２のT_6-2）により、フリツ
プフロツプDF₂が第３図５の如くハイレベル信号
を出力し、次いで回路T₇からのパルス（第３図
３のT_7-2）により再びAD変換動作が開始され
る。この様にして第３回目のAD変換動作が実行
され、AD変換動作が終了すると、再び回路T₅か
らのパルス（第３図１のT_5-3）により、アンド
ゲートA₅〜A₈が開となり、フリツプフロツプF₁
〜F₄の内容がレジスターＧに転送され、次いで、
回路T₆からのパルス（第３図２のT_6-3）により、
フリツプフロツプDF₃のＱ出力端から第３図６の
如くハイレベル信号が出力され、アンドゲート
A₉〜A₁₂及びA₁₃〜A₁₆に該ハイレベル信号が伝わ
る。このため、レジスターＧの内容はアンドゲー
トA₉〜A₁₂を介して演算回路CC₁に入力し、スイ
ツチSS₁〜SS₄により設定されている露出フアク
ターと共にシヤツター秒時の演算が行なわれ、該
回路CC₁からシヤツター秒時情報が出力される。
このため、該シヤツター秒時情報はアンドゲート
A₁₃〜A₁₆を介して表示回路DISに伝わり、シヤツ
ター秒時情報が表示されることとなる。又一方、
測光回路の出力は第３図８の如く、電源投入時t₀
から所定時間の間不安定状態となつており、時点
t₁にて初めて、安定な出力状態を呈する。このた
め、電源投入後の第１回目及び第２回目のAD変
換動作中においては、測光回路の出力が不安定で
あり、AD変換されジスターＧに記憶されたデジ
タル値は、被写体輝度に対応していない値となつ
ている。従がつて第１回目、及び第２回目のAD
変換動作により、レジスターＧに記憶されたデジ
タル値に基づいてシヤツター秒時演算、表示及び
露出制御を行なうと、適正な表示及び露出が得ら
れないこととなるが、上の如く、本発明では電源
投入から第３回目のAD変換動作が終了するまで
は、フリツプフロツプDF₃はハイレベル信号を出
力せず、第３回目のAD変換動作が終了した後
に、初めてハイレベル信号を出力し、アンドゲー
トA₉〜A₁₆を開とするため、測光回路の出力が安
定した後のAD変換出力により演算及び表示が行
なわれ、常時、適正なシヤツター秒時値が算出、
表示されることとなる。この様にして、第３回目
のAD変換が終了し、適正露出となるべきシヤツ
ター秒時が算出、表示された後、不図示のレリー
ズボタンを押下すると、これに連動するスイツチ
S₂がオンとなる。このため、アンドゲートA₁₇は
開となり、ハイレベル信号を出力し、マグネツト
Mg₁に励磁電流が流れ、シヤツター先幕が走行
し、露光が開始する。又この時アンドゲートA₁₇
の出力は制御回路SCC₁に伝わり、該回路SCC₁は
アンドゲートA₁₇の出力に応答し、作動状態とな
り、演算回路CC₁からのシヤツター秒時値に基づ
いてシヤツター秒時を制御し撮影を終了する。尚
アンドゲートA₁₇はフリツプフロツプDF₃の出力
端に接続しているため、フリツプフロツプDF₃の
Ｑ出力がハイレベル信号となる以前にレリーズボ
タンを押下してスイツチS₂をオンとしても該ゲー
トA₁₇はハイレベル信号を出力せず、撮影動作は
実行されないこととなる。従がつて、測光回路の
出力が安定するまでは、たとえレリーズ動作を行
なつても、シヤツター秒時は制御されず、常時測
光回路の出力が安定した後のレリーズ動作によ
り、シヤツター制御が行なわれることとなる。

以上詳述した如く、本考案に係る露出制御装置
においては、測光回路の出力をAD変換したAD
変換動作回数を計数し、AD変換動作が所定回数
行なわれた後に、初めて露出演算及び制御を行な
わせるものであるので、常時測光回路の出力が安
定し適正な測光出力となつた後の測光回路の出力
に基づいて露出演算及び制御が行なわれ、測光回
路の応答遅れによる露出誤差を解決し得る等露出
制御回路において多大な効果を奏するものであ
る。

【図面の簡単な説明】

第１図は本考案に係る露出制御装置の一実施例
を示すブロツク図、第２図は本考案に係る露出制
御装置の一実施例を示す回路図、第３図は第２図
の動作を説明するための動作説明図である。 １……測光回路、２……AD変換器、３，８，
７……アンドゲート、６……カウンター、４……
演算回路、１０……シヤツター秒時制御回路。

Claims (1)

1. 【実用新案登録請求の範囲】 電源スイツチのオンにて作動する受光素子を入
   力端に接続した演算増巾器から成る測光回路と、
   該測光回路の出力をAD変換するAD変換器を備
   えレリーズ操作部材の押下にてAD変換されたデ
   ジタル値に基づいてシヤツター秒時制御を行なう
   露出制御装置において、 前記AD変換器として前記電源スイツチのオン
   にてスタートパルスを発生するワンシヨツト回路
   からのスタートパルスを順次シフトさせる複数の
   遅延回路、これらの遅延回路からの信号によつて
   アンド回路を介して駆動される前記各遅延回路に
   対応したフリツプフロツプ、比較回路及びDA変
   換器、更には前記遅延回路のうち最終の遅延回路
   からの信号を順次シフトする複数の附加的遅延回
   路を含み該附加的遅延回路のうち最終の附加的遅
   延回路からの信号を前記遅延回路の入力段に伝え
   繰り返しAD変換動作を行なう逐次比較型のAD
   変換器が設けられるとともに前記附加的遅延回路
   のうち前段部の附加的遅延回路からの信号に応答
   して該信号が発生するごとに前記フリツプフロツ
   プの内容を入力するレジスターと、前記附加的遅
   延回路のうち前記前段部以後の所定の附加的遅延
   回路からの信号を特定の複数回カウントし、出力
   を発生するカウンターと、前記レリーズ操作部材
   の押下にて第１の状態から第２の状態へ移行する
   スイツチと、該スイツチの第２の状態への移行に
   より前記フリツプフロツプの内容の前記レジスタ
   ーへの入力を禁止する禁止回路と、前記カウンタ
   ー出力が発生した後、前記レジスターの内容に基
   づきシヤツター秒時値を演算する演算回路と、前
   記カウンター出力が発生している状態で、かつ前
   記スイツチが第２の状態において前記演算回路に
   て演算されたシヤツター秒時値によりシヤツター
   の開閉時間制御を行なうシヤツター秒時制御回路
   とを備え、かつ前記カウンターによる特定の複数
   回のカウント時間を前記電源スイツチのオンから
   測光回路出力が安定化するに要する時間よりも長
   時間に設定したことを特徴とする露出制御装置。