JPS63129877A - 回転制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は例えばＶＴＲのドラムサーボ回路に用いて好
適な回転制御装置に関する。

〔発明の概要〕

この発明は、回転体の回転速度検出信号、例えば回転体
と同軸体に設けられ、回転体の回転速度に対応した周波
数の信号を発生するパルスエンコーダの出力信号と基準
とを比較して、その比較出力により回転体の回転速度を
所定のものに制御するものにおいて、パルスエンコーダ
の出力信号のうち回転体の１回転周期で発生する固有の
変動分をメモリに記憶しておき、これにより回転体駆動
時においてパルスエンコーダの出力信号の変動分を除去
する補正を行うものにおいて、回転の立ち上がり時等の
過渡応答時にはメモリの記憶情報による補正を行なわな
いようにしたもので、立ち上がり時間を早くする等、過
渡応答時の制御性能の向上を図ったものである。

〔従来の技術〕

例えばＶＴＲのドラムスピードサーボ回路においては、
ドラムモータの回転速度を、その回転速度に比例した周
波数の信号を発生するパルスエンコーダで検出し、この
パルスエンコーダよりの出力周波数信号の周波数が設定
した基準値となるように制御することにドラムモニタの
回転速度をはぼ一定にするようにしている。

ところで、この場合に、一般にモータのトルクリップル
等による変動要因や、パルスエンコーダ自身における回
転中心の偏心や、パルスエンコーダが磁気的なものであ
ればその着磁パターン誤差、光学的なものであればその
光学パターン誤差により、パルスエンコーダよりの周波
数検出信号はモータの１回転周期の変動を含んでいる。

この変動は各機毎に固有のものである。

そこで、各機毎に、モータの１回転の基準位置に対する
適当な複数位置における固有の変動量をメモリに記憶し
ておき、モータ駆動時に、このメモリからの信号により
固有変動分を補正するようにすれば、モータの１回転周
期の固有の変動分の影響を殆ど受けないサーボ回路を実
現できる。

この考えを基に、モータの希望する回転速度の定常状態
におけるモータのトルクリップルによる変動分を予めメ
モリに記憶しておき、定常状態におけるトルクリップル
を、このメモリよりの信号により除去するようにしたモ
ータ制御装置は実開昭５８−６３８９４号公報により知
られている。

ところが、このように定常状態における固有の変動分を
予め、メモリに記憶しておく場合、実際的なモータ駆動
時における種々の条件の違いによる上記変動分の変化に
は対処できない。また、経年変化による上記変動分が変
化した場合にも対応できず、上記変動分を除去する補正
が正確でなくなる。

そこで、出願人は先に、各１回転毎の固有の変動分を学
習して、変動分記憶用メモリ内容をリフレッシュするよ
うにした速度制御装置を提案した（特願昭６１−１３４
６８５号参照）。

この先の発明によれば、モータの１回転周期の固有の変
動分のメモリの内容は、実際的なモータ駆動時における
変動分そのものであり、駆動時の種々の条件の違いにも
経年変化にも対応できるものとなる。

〔発明が解決しようとする問題点〕

しかしながら、先の発明の場合、モータの回転の立ち上
がり時等の過渡応答時における制御が問題になる。

すなわち、先の発明のように学習機能を有する制御を行
なう場合、定常状態ではモータの回転速度検出信号は一
定周期となるので、この周期の誤差として検出される上
記の変動分の学習は完全に行なわれ、良好にその変動分
が除去される。

ところが、モータの立ち上がり時等の過渡応答時は回転
速度が乱れており、したがって回転速度検出信号の周期
が大きく変動する。するとこの変動分をドラムの１回転
周期の固有の変動と同様に取り扱ってメモリに順次記憶
し、これを用いた補正を行なうことになる。このときの
メモリの内容は１回転周期の変動分（本来その値は小さ
い）に回転速度検出信号の基準値からのずれの分が加わ
ったものとなっている。モータの立ち上がり時には、回
転速度は大きく基準からずれて、モータにはその大きな
ずれに応じた値が供給されて迅速に速度を上げるべきで
あるところ、上記のメモリからの信号による補正がなさ
れると、前の回転における回転速度検出信号の基準値か
らのずれ分が、今回の回転時のずれ分より滅罪されてし
まうことにより、モータ供給電圧は低いものとなってし
まう。その結果、モータの立ち上がり時間が遅（なる欠
点を生じる。

以上のように、１回転周期の変動分の学習機能を有する
速度制御系では過渡応答時には、学習が間違って実行さ
れることになり、速度制御が乱れてしまうものである。

この発明はこの点を改善したものである。

〔問題点を解決するための手段〕

この発明においては、回転体の１回転周期の変動分を学
習してメモリに記憶し、このメモリから読み出した信号
により上記変動分を除去する補正を行なう回転制御装置
において、過渡応答時は、この補正が行なわれないよう
にする手段を設ける。

〔作用〕

過渡応答時は、１回転周期の変動分を除去する機能を有
しない速度制御系と同様に（ｆｆｉｊ＜。したがって、
モータの立ち上がり時等の過渡応答時の特性が従来のも
のより劣化することがない。しかも、定常状態では１回
転周期の変動分は毎回転ごとに学習されてメモリに書き
込まれ、このメモリより読み出した信号による変動除去
の補正がなされるので、制御性能が向上する。

〔実施例〕

第１図はこの発明をＶＴＲのドラムサーボ回路に適用し
た場合の例で、スピードサーボ系だけでなく位相サーボ
系をも有している。

図において、（１１はドラムモータで、定常状態では例
えば３０ｒｐｓで回転するようにされる。（２）は、こ
のドラムモータ（１）の回転に伴って回転する回転体を
有する回転検出器で、検出ヘッド（３）（波形整形アン
プを含む）からはドラムモータ（１１の回転速度に応じ
た周波数信号ＦＧが得られ、検出ヘッド（４）（波形整
形アンプ含む）からはモータ（１）、の１回転につき１
　ｌｉｔの、モータの回転位相を示す信号ＰＣが得られ
る。

この周波数信号ＦＧとしてはモータ（１）の１回転につ
き、第２図Ａに示すようにデユーティファクタが一定、
例えば５０％の矩形波の６周期が得られる。

このとき、検出ヘッド（４）からのパルスＰＣの位置を
基準にすれば、この信号ＦＣの６周期の各１周期の位置
は一嚢的に定まる。

この周波数信号ＦＣは速度エラーデータの形成回路（５
）に供給される。この形成回路（５）からはこの例では
速度エラーデータがカウント値データとして得られる。

すなわち、形成回路（５）はカウンタををし、周波数信
号ＦＧ（第２図Ａ）の立ち上がりでカウンタがリセット
され、周波数信号ＦＣの立ち下がりでカウンタのカウン
ト値をラッチし、そのカウント値をエラーデータとして
出力する。カウンタのカウント値をアナログ的に表現す
れば第２図Ｂのようになり、パルスＰＧの位置を基準に
した各位置Ｐ１．Ｐ２．　・・・・Ｐ６において、モー
タの１回転毎に、順次、信号ＦＧの各１周期についての
データＮ１．Ｎ２．　・・・・ＮＧが（り返し得られる
ことになる。このデータＮｉ　Ｉ　　Ｎ２　＋　　・・
・・Ｎ８の発生位置Ｐ１〜Ｐ６は回転検出器（２）の１
回転についてパルスＰＣの発生位置を基準にした定まっ
た位置である。

この形成回路（５）よりの角速度エラーデータＳＤは、
微分回路（６）に供給されて、その変化分（角加速度）
のデータに変換される。この角加速度データは乗算回路
（７）に供給されて、定数Ｋｏ（Ｋｏ＜１）倍された後
、デジタルくし形フィルタ回路（８）に供給されて、モ
ータ（１）の１回転周期の固有の変動分を除去する補正
がなされる。

第３図はこのデジタルくし形フィルタ（８）の−例で、
（８１）はその入力端で、この入力端（８１）を通じた
乗算回路（７）よりの角加速度データαＤは減算回路（
８２）に供給されて、これにおいて後述するようにこの
データαＤからモータ（１）の１回転周期の変動分が除
去され、出力端子（８３）に、その変動分が除去された
角加速度データαＤＣＴが得られるようにされる。

この場合、モータ（１）の１回転周期の変動分は、各位
置Ｐ１＋Ｐ２＋　　・・・・Ｐ６での加速度データの各
々にフいて得、そのそれぞれを入力加速度データαＤか
ら減算することにより変動除去の補正動作をなすもので
、（８４１）〜（８４Ｇ）はそれぞれ位置Ｐ１〜Ｐ６に
おける変動分を得るためのデジタル帰還形くし形フィル
タである。そして、これら（し形フィルタ　（８４１）
〜（８４Ｇ）は、これらの入力側及び出力側に設けられ
、連動して切換えられるスイッチ回路ＳＷｘ及びＳＷ２
により、入力加速度データαＤに同期して切り換えられ
て、入力端（８１）と′減算回路（８２）との間に択一
的に挿入される。

すなわち、検出ヘッド（３）よりの信号ＦＣ及び検出ヘ
ッド（４）よりのパルスＰＣがタイミング信号形成回路
（２０）に供給されて、これよりスイッチ回路Ｓ　Ｗ　
を及びＳ　Ｗ　２の切換信号が得られ、これによりスイ
ッチ回路Ｓ　Ｗ　ｌ及びＳＷ２が端子（８１）よりの各
位置Ｐ１〜Ｐ６のデータＮ１〜Ｎ６の人力加速度データ
がそれぞれ得られる期間、つまり信号ＦＣの１周期分の
期間ずつ端子ａ　ｙ　ｆに順次切り換えられるものであ
る。

したがって、スイッチ回路Ｓ　Ｗ　１を通じてフィルタ
（８４□）には位１ｐｔの角加速度データが、フィルタ
（８４２）には位置Ｐ２の角加速度データが、・・・・
フィルタ（８４ｓ）には位置Ｐ６の角加速度データが供
給され、処理されて、スイッチ回路ＳＷ２から順次取り
出されることになる。

この場合、デジタル帰還形のくし形フィルタ（８４１）
〜（８４６）の構成は全く同一の構成であるので、その
具体的構成例については第３図例においては、位置Ｐｉ
におけるデータに対するフィルタ（８４ｓ　）のみにつ
いて示し、これについて説明し、他は省略する。

デジタルフィルタ（８４１）に入力されたデータは減算
回路（８５）及び加算回路（８６）を介してリミッタ（
８７）に供給されてレベル制限された後、メモリ素子か
らなる遅延回路（８８）に供給されて、モータの１回転
周期（この例では１回転で速度データはＮ１〜Ｎ６の６
サンプルであるのでこの６サンプル分）だけ遅延される
。つまり、遅延回路（８８）は、このフィルタ（８４１
）では位置Ｐ□のデータが到来する毎に、その記憶内容
が更新される。この遅延回路（８８）の出力は乗算回路
（８９）に供給されてに４　　（Ｎ４＜１）倍される。

この乗算回路（８９）の出力は減算回路（８５）に帰還
されて入力加速度データから減算される。また、遅延回
路（８８）の出力信号が加算回路（８６）に帰還ささて
、減算回路（８５）よりの減算出力と加旅される。

以上の構成により、遅延回路（８８）の出力には入力加
速度データの平均値が得られ、これが乗算回路（８９）
を介してフィルタ（８４１）の出力とされる。

したがって、各フィルタ（８４１）〜（８４６）より得
られる出力データは、入力加速度データαＤの各位置Ｐ
１．Ｐ２．　　・・・・Ｐ６における、センター値から
のずれ分を表わすものとなる。しかも、これは各回転角
位置Ｐ１〜Ｐ６おける加速度データつまり、速度変動成
分の積分値であるから、各位置Ｐ１〜Ｐ６におけるモー
タの１回転周期の固有の変動分である。

すなわち、加算回路（８６）、リミッタ（８７）及び遅
延回路（８８）は積分回路を構成するもので、これによ
り常時、モータの１回転周期の固有の変動分を学習しつ
つ、遅延回路（８８）つまりメモリよりこの変動分を得
るものである。

こうして、得られた各位置Ｐ１〜Ｐ［、における変動分
は減算回路（８２）に供給され、入力データαＤから減
算される。したがって、（し形フィルタ（８）の出力端
（８３）にはモータの１回転周期の固有の変動分が除去
された速度エラーが得られる。

くし形フィルタ（８）の出力は加算回路（９）に供給さ
れる。

くし形フィルタ（８）より得られるデータは速膚エラー
のうちの交流的成分のみである。そこで、形成回路（５
）からの速度エラーデータは、乗算回路（１０）に供給
されて、定数に１　（Ｋ工＜１）倍された後、リミッタ
（１１）を介して加算回路（９）に供給される。この場
合、リミッタ（１１）はその入力がリミッタレベルより
大きいとき、それをリミッタレベル以下に制限するもの
である。モータ（１１の回転の立ち上がり時の過渡応答
時には、このリミッタ（１１）の入力はリミッタレベル
より大き（なる。そして、このようにリミッタ動作がな
されるときは、このリミッタ（１１）よりメモリリセッ
ト信号Ｒ３が得られ、このメモリリセット信号Ｒ３がく
し形フィルタ（８）の各フィルタ（８４１）〜（８４６
）の各遅延回路（８８）を構成するメモリに供給されて
メモリがリセットされて、その内容がゼロにされる。し
たがって、積分動作、つまり学習動作は停止され、各フ
ィルタ（８４１）〜（８４ｇ　）の出力はゼロとされる
。

この結果、モータの１回転周期の変動分の除去動作が行
なわれない状態になる。したがって、モータの立ち上が
り時の過渡応答時は上記変動除去機能のない従来の装面
と同様になり、立ち上がり時間は従来のものより遅くな
ることはない。

次に位相サーボ系について説明するに、検出ヘッド（４
）よりのパルスＰＧ（第２図Ｃ）は位相エラ−形成回路
（２１）に供給される。また、位相基準信号として映像
信号の垂直周期の信号ＶＲＩＥＦ　（第２図Ｄ）がこの
位相エラー形成回路（２１）に供給される。この形成回
路（２１）では両信号の位相差に応じた信号が形成され
る。例えば、第２図Ｅに示すようにパルスＰＣによりカ
ウンタがリセットされ、この時点からカウントが開始さ
れ、垂直周期の信号ＶＲＩＥＦによりそのときのカウン
タのカウント値をランチし、このランチしたカウント値
を位相エラーデータとして出力するものである。

この位相エラーデータは乗算回路（２２）に供給されて
、定数に２　　（Ｋ２＜１）倍された後、リミッタ（２
３）を介して加算回路（９）に供給されるとともに、積
分回路（２４）に供給されて積分され、その積分出力が
乗算回路（２５）に供給されて定数に３（Ｋ３＜１）倍
された後、加算回路（９）に供給される。

そして、加算回路（９）の出力がＤ／Ａコンベータ（２
６）に供給されてアナログ電圧とされ、これがドライブ
アンプ（２７）を介してドラムモータ（１）に供給され
ることにより、ドラムモータ（１）は速度一定、かつ、
垂直周期の信号に位相同期して回転する。

なお、位相サーボエラーは、モータの立ち上がり時等の
過渡応答時は、速度サーボ系に対して外乱を与えるごと
になってしまう。そこで、この例ではこの過渡応答時に
は位相サーボエラーをゼロにリセットしておく。

すなわち、乗算回路（２２）及び（２４）は出力データ
を保持するためのメモリを有しているが、リミッタ　（
１１）で、そのリミッタレベルより大きい入力があった
ときには、前述のフィルタ（８４ｔ　）〜（８４６）の
メモリのリセ・７トとともに、これら乗算回路（２２）
及び（２４）のメモリをもメモリリセット信号Ｒ３によ
りリセットして、その記憶内容をゼロにするものである
。

なお、以上の例においてはデータはデジタルデータであ
るのでフィルタ（８）はデジタルフィルタを用いたが、
遅延回路（８８）用としてＣＣＤ等のアナログメモリを
用いたアナログフィルタを使用し、速度エラー、位相エ
ラーはアナログ電圧のままで取り扱うようにしてもよい
。

また、この発明はＶＴＲのドラムサーボ回路に限らず、
回転体の回転速度サーボ回路のすべての場合に通用でき
る。

なお、以上の動作はマイクロコンピュータを用いて制御
するようにすることができる。

〔発明の効果〕

この発明においては、回転体の１回転周期の固有の変動
分を学習しながら検出して速度エラーから除去するもの
において、回転体の回転の立ち上がり時等の過渡応答時
には学習を停止して速度エラーから除去する補正が実質
的に行なわれないようにしたので、過渡応答時は固有の
変動分を除去補正しない従来の速度サーボ系と同様にな
り、迅速に立ち上がり等、過渡応答時の特性の劣化が防
止されるものである。

【図面の簡単な説明】

第１図はこの発明の一実施例のブロック図、第２図はそ
の説明のためのタイミングチャート、第３図はその要部
の一実施例のブロック図である。 ｔｘｔはドラムモータ、（２）は回転検出器で、（３）
及び（４）は回転検出ヘッド、（５）は速度エラー形成
回路、（８）はモータ（１１の１回転周期の固有の変動
を除去するためのくし形フィルタ、（１１）は過渡応答
時等を検出するためのリミッタ、（８８）はメモリで構
成される遅延回路である。

Claims (1)

【特許請求の範囲】
1. 回転体の回転速度の検出信号に基づいて、上記回転体の
   回転速度をほぼ一定に制御するものであって、上記回転
   速度検出信号の上記回転体の１回転周期の固有の変動分
   を学習しつつ記憶し、この記憶した変動分により上記回
   転体駆動時における上記回転速度検出信号の上記変動分
   を除去する補正がされるとともに上記回転体の回転の過
   渡応答時においては上記変動分を除去する補正が実質的
   に行なわれないようにされた回転制御装置。