JPS63131068A - 速度検出回路 - Google Patents

速度検出回路

Info

Publication number
JPS63131068A
JPS63131068A JP27746686A JP27746686A JPS63131068A JP S63131068 A JPS63131068 A JP S63131068A JP 27746686 A JP27746686 A JP 27746686A JP 27746686 A JP27746686 A JP 27746686A JP S63131068 A JPS63131068 A JP S63131068A
Authority
JP
Japan
Prior art keywords
circuit
register
signal
valid
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27746686A
Other languages
English (en)
Inventor
Yasushi Yamauchi
康司 山内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP27746686A priority Critical patent/JPS63131068A/ja
Publication of JPS63131068A publication Critical patent/JPS63131068A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Indicating Or Recording The Presence, Absence, Or Direction Of Movement (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は速度検出回路に関し、特に高速で回転するファ
ン等の回転体の異常状態を検出する速度検出回路に関す
る。
従来技術 従来、この種の速度検出回路では、ファンを駆動するモ
ータのパルスをCRR振回路からの発振パルスと比較し
てファンの減速を検出しており、CR発発註回路より減
速の検出範囲すなわち減速限界である回転数の最小値が
固定となっていた。
また、CRR振回路からの発振パルスをマイクロプロセ
ッサにより可変することはできず、マイクロプロセッサ
によって減速の検出をコントロールすることは不可能で
あった。
このような従来の速度検出回路では、CRR振回路によ
り上記減速限界値が固定化され、Cr(発振回路がマイ
クロプロセッサと非同期に動作しているのでマイクロプ
ロセッサによりコントロールできないため、減速限界値
を容易に変更することができないという欠点がある。ま
た、マイクロプロセッサと同期をとることができないた
めシステムを構築する際に使用しにくいという欠点があ
る。
発明の目的 本発明は上記のような従来のものの欠点を除去すべくな
されたもので、マイクロプロセッサとの同期をとること
ができ、回転体の回転数の許容限界値を容易に変更する
ことができて汎用性をもたせることができる速度検出回
路の提供を目的とする。
発明の構成 本発明による速度検出回路は、回転体の回転数を検出す
る検出手段と、前記回転体の回転数の許容限界値を外部
指示に応じて任意に設定可能な設定手段と、予め定めら
れた所定時間内において前記検出手段により検出された
前記回転数と、前記設定手段により設定された前記許容
限界値とを比較し、その比較結果に応じて前記回転体の
回転数の異常を検出する異常検出手段とを有することを
特徴とする。
実施例 次に、本発明の一実施例について図面を参照して説明す
る。
第1図は本発明の一実施例を示すブロック図である。図
において、本発明の一実施例は、ファン12の回転数を
検出するカウンタ1と、減速の検出範囲である減速限界
としての回転数の最小値の設定値を格納するレジスタ2
と、カウンタ1のカウント値とレジスタ2の設定値とを
比較するコンパレータ3と、システムクロック24を分
周する分周回路4と、命令パルス23を格納するレジス
タ5と、遅延回路6と、アンド回路7.10と、減速の
検出結果を格納するレジスタ8と、オア回路9.11と
により構成されている。
カウンタ1はファン12の回転数を示すパルス信号21
を受信して、ファン12の回転数をカウントし、そのカ
ウント値26をコンパレータ3の八に出力する。
コンパレータ3ではAに入力されたカウンタ1のカウン
ト値26と、Bに入力されたレジスタ2の設定値27と
を比較し、A=8のときオア回路9に出力する比較信号
29を「1」とし、A>8のときオア回路9に出力する
比較信号30を「1」とし、A<8のときアンド回路7
に出力する比較信号31を「1」とする。
分周回路4はカウンタが組合わされて構成されており、
システムクロック24が入力され、このシステムクロッ
ク24を分周して周112Tのパルス信号28をアンド
回路7,10に出力する。
レジスタ5には、この速度検出回路が動作しているかし
ていないかを示す命令パルス23が入力され、これが格
納される。この格納された命令パルス23はレジスタ5
の出力信@32として遅延回路6に出力され、遅延回路
6で遅延されて遅延信号33としてアンド回路7に出力
される。この遅延はコンパレータ3の比較信号31のア
ンド回路7への入力とタイミングをとるためである。
アンド回路7はコンパレータ3からの比較信号31と、
分周回路4からの周期2Tのパルス信号28と、遅延回
路6からの遅延信号33との論理積演算を行い、その演
算結果(減速の検出結果)34をレジスタ8に出力する
。アンド回路7からの演算結果34が有効になると、レ
ジスタ8から外部へ減速検出信号35を介して演算結果
34が有効になった旨を通知する。すなわち、レジスタ
8は外部に減速を検出した旨を通知する。
オア回路9はコンパレータ3からの比較信号29.30
の論理和演算を行って、その出力信@36をアンド回路
10に出力する。アンド回路10ではこの出力信号36
と分周回路4からの周期2Tのパルス信号28との論理
積演算を行い、その演算結果を出力信@37としてオア
回路11に出力する。
オア回路11には命令パルス23とシステムリセット2
5とが入力され、これらの信号とアンド回路10からの
出力信号37との論理和演算を行い、その演算結果をク
リア信号38としてカウンタ1と分周回路4とに出力す
る。すなわち、この速度検出回路を動作させるときと、
システムリセット25により動作を停止するときと、速
度検出回路の動作の結果として減速が検出されなかった
ときとにカウンタ1と分周回路4とがクリアされて初期
化される。
この速度検出回路を動作させるときには、まずレジスタ
2にソフトウェアで命令パルス23によりデータバス2
2からのデータ、つまり、減速限界である回転数の最小
値をセットする。そのとき、同時にカウンタ1と分周回
路4とが、命令パルス23が入力されたオア回路11か
らのクリア信号38により初期状態となるとともに、レ
ジスタ5が命令パルス23の入力により有効となる。
分周回路4からの周期2Tのパルス信号28がハイレベ
ルとなるまでの時間が1時間あるので、その間にカウン
タ1からのカウント値26がレジスタからの設定値27
と等しくならず、また、大きくならなかったならば(す
なわち、カウント(直26が設定値27よりも小さいと
き)、コンパレータ3から出力される比較信号31は「
1」となる。
この比較信@31が「1」となったときに、アンド回路
7に入力される分周回路4からのパルス信号28とレジ
スタ5から遅延回路6を経てきたi!!延信角信号33
ともに有効なので、アンド回路7からの演算結果34が
有効となり、レジスタ8にはその演算結果34が入力さ
れ、レジスタ8からの減速検出信号35を有効とする。
つまり、レジスタ8から外部に対して、ファンが最小限
界値以下に減速された旨く異常通知)が通知される。
また、分周回路4からのパルス信号28がハイレベルと
なるまでにカウンタ1からのカウント(直26がレジス
タ2からの設定値27より大きくなるか、あるいは、等
しいときには、オア回路9からアンド回路10への出力
信号36が有効となり、アンド回路10において分周回
路4からのパルス信号28がハイレベルとなったときに
、アンド回路10からオア回路11への出力信号37を
有効とするので、オア回路11はクリア信号38を有効
としてカウンタ1と分周回路4とを初期値に戻す。
このように、レジスタ2に格納される減速の限界となる
回転数の最小の設定値27をデータバス22と命令パル
ス23とにより任意に設定可能とし、所定時間T内にお
いてファン12の回転数を計数するカウンタ1のカウン
ト値26がその設定最小回転数より小さいときにレジス
タ8を介して外部に減速の検出を通知するようにするこ
とによって、マイクロプロセッサに割込みなどにより通
知することができ、また、装置外部に警報として出力す
ることも可能である。さらに、検出すべき最小回転数を
マイクロプロセッサにより任意に設定することかでき、
汎用性をもたせることができる。
マイクロプロセッサにより制御可能とすることによって
、減速の検出が不必要な場合には減速の検出を停止し、
必要な場合には減速の検出を行わせ、また、減速限界で
ある最小回転数値を自由に変更することができる。
尚、上記においては、ファン12の減速検出について述
べたが、一般に回転体の減速検出に広く適用可能であり
、また、速度オーバーに対する検出も可能であることは
明白である。さらに、速度オーバーの場合には、許容限
界値を最大回転数に設定し、これに応じてコンパレータ
3の比較結果がA>8のとき異常通知を行わしめるよう
にすればよい。
発明の詳細 な説明したように本発明によれば、予め定められた所定
時間内において、検出された回転体の回転数と、外部指
示に応じて任意に設定された回転体の回転数の許容限界
値とを比較し、その比較結果に応じて回転体の異常を検
出、するようにすることによって、マイクロプロセッサ
と同期をとることができ、予め設定される回転体の回転
数の許容限界値を容易に変更することができて汎用性を
もたせることができるという効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例を示すブロック図である。 主要部分の符号の説明 1・・・・・・カウンタ 2.5.8・・・・・・レジスタ 3・・・・・・コンパレータ 4・・・・・・分周回路

Claims (1)

    【特許請求の範囲】
  1. 回転体の回転数を検出する検出手段と、前記回転体の回
    転数の許容限界値を外部指示に応じて任意に設定可能な
    設定手段と、予め定められた所定時間内において前記検
    出手段により検出された前記回転数と、前記設定手段に
    より設定された前記許容限界値とを比較し、その比較結
    果に応じて前記回転体の回転数の異常を検出する異常検
    出手段とを有することを特徴とする速度検出回路。
JP27746686A 1986-11-20 1986-11-20 速度検出回路 Pending JPS63131068A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27746686A JPS63131068A (ja) 1986-11-20 1986-11-20 速度検出回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27746686A JPS63131068A (ja) 1986-11-20 1986-11-20 速度検出回路

Publications (1)

Publication Number Publication Date
JPS63131068A true JPS63131068A (ja) 1988-06-03

Family

ID=17583988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27746686A Pending JPS63131068A (ja) 1986-11-20 1986-11-20 速度検出回路

Country Status (1)

Country Link
JP (1) JPS63131068A (ja)

Similar Documents

Publication Publication Date Title
US4584528A (en) Speed detecting method and apparatus
US5079549A (en) Digital resolver with a synchronous multiple count generation
JPS6344791Y2 (ja)
JPS63131068A (ja) 速度検出回路
US3267381A (en) Antenna speed and reference burst count monitor
JPH06189573A (ja) エンコーダー形モータの速度検出装置
US3900796A (en) Rotational speed monitor
JPS6046798A (ja) ステツプモ−タ脱調検出装置
JPS6348179A (ja) 回転数監視装置
JPH049266B2 (ja)
JPH065175B2 (ja) アブソリユ−ト式エンコ−ダ
GB2256486A (en) Shaft breakage detection apparatus
JPH08194556A (ja) カムスイッチの制御装置
JP2923970B2 (ja) モータ制御回路
JP3195801B2 (ja) ディジタルカウンタ装置
JPS632168A (ja) デイスクモ−タ制御回路
JP3049671B2 (ja) 直流電動機の速度制御装置
JPH05188066A (ja) サーボモータの速度検出装置
SU1229951A1 (ru) Устройство дл контрол датчика углового положени
JPS5920182B2 (ja) テ−プスピ−ド表示回路
SU1615615A1 (ru) Цифровой тахометр
KR0164046B1 (ko) 속도적응 티 방법에 의한 전동기 회전속도 추정장치 및 그 방법
JPS5873872A (ja) デイジタル速度検出方法
JPS59109866A (ja) 回転数検出装置
JPH03212861A (ja) ディジタルサーボ装置