JPS63131579A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は接合形Ｆ’ＥＴに係り、特にビデオカメラの撮
像素子のように出力容量の小さな信号源からの信号を増
幅するのに好適な半導体装置に関する。

〔従来の技術〕

従来の装置は１文献（「ビデオカメラ用低雑音ＦＥＴｊ
、テレビジョン学会技術報告゛、昭和５６年１０月２９
日、ＴＥＢＳ７４−２）に記載のように高濃度の半導体
基体に基体と同一導電型の低濃度領域を形成し、該領域
を基板ゲートとして使用しているため、ソース領域、ド
レイン領域はもとよシ表面ゲート領域の下まで同一の低
濃度領域となっていた。

〔発明が解決しようとする問題点〕

上記従来技術は、ゲート作用をする基体の不純物濃度を
表面ゲート領域直下の基板ゲート領域と。

それ以外の基板ゲート領域で変える点について配慮され
ておらず、基板ゲート容量は小さくできるがｇｍも低下
し、接合形ＦＥＴの性能指数（ｇｍ／ゲート入力容量）
を犬きくできない問題があった。

本発明の目的はｇｍを低下することなくゲート入力容量
を低減し、性能指数を改善することにある。

〔問題点ｆ！：解決するための手段〕

上記目的社、従来例と同様に高濃度の半導体基体の上に
基体と同一導電型の低濃度領域を形成した基板を用い表
面ゲート領域直下の該低濃度領域に表面ゲート領域用拡
散窓を通して、高エネルギーイオン注入法によシ局部的
に基体と同一導電型の高濃度領域を形成し１表面ゲート
領域直下の基体部分を高濃度とし１表面ゲート領域外、
すなわちソース領域、ドレイン領域直下を低濃度とする
ことにより、達成される。

〔作用〕 表面のゲート領域直下の基板側に局部的に形成された基
体と同−導を型の高濃度領域は、光面ゲート領域と同様
に動作するためｇｍｔ大きくできる。またゲート入力容
ｔは、基板ゲート側の全面を低濃度領域とした場合に比
べ、若干増加するがその増加分は高濃度領域の面積が小
さいため、小さくなっている。したがって、接合形ＦＥ
Ｔの性能指数ｔ　ｇｍ／ｍ／デカゲート容量大きくでき
る。

〔実施例〕

以下１本発明の一実施例を第１図により説明する。

第１図は電極形成後のシリコンＮチャ坏ル接合形ＦＥＴ
の断面図で、高濃度のｐ形半導体基体１の一主面に基体
と同−導を型の低濃度領域２が形成され、さらに基体と
反対導電型領域３が形成され、該反対導電型領域に基体
と反対溝を型のドレイン領域４とソース領域５が形成さ
れ、さらに基体と同一導電形のゲート領域６が形成され
、しかも該ゲート領域直下にチャネルに対しゲート領域
６と反対側に局部的に基体と同一導電型の高濃度領域７
が形成され、ゲート領域６と該高濃度領域とは電気的に
接続されている。

第２図（ａ）〜（ｄ）　ｅ用いて第１図の表造方法を説
明する。第２図（ａ）はゲート領域用窓開は後の断面構
造図で、高濃度の半導体基体１に基体と同一導電型で比
抵抗２Ω−副、浮さ２μｍ程度のｐ形低濃度領域２がエ
ピタキシャル成長により形成され。

さらに基体と反対導電型で比抵抗０．３Ω−α、厚さ１
μｍ程度の低濃度領域３がエピタキシャル成長によシ形
成され９表面酸化の後、ホトレジスト工程によりゲート
領域形成用窓が形成されている。

なお、ゲート領域外のホ）Ｌ／シスト膜１ｏは残す。

上記主面にホウ素元素をドーズ量３　Ｘ　１０１Ｊｃｍ
−”ｅ注入エネルギー３８０ＫｅＶの条件でイオン注入
し２表面から約１．２μｍの深さに基体と同一導電型の
高濃度領域７全局部的に形成する（第２１［ｂ））。

次にゲート領域形成用窓を用いて、ホウ素元素をドーズ
量５　Ｘ　１０”　ｃｍ−”、注入エネルギー３゜Ｋｅ
Ｖの条件でイオン注入し、ゲート領域６ｆｔ自己整合的
に形成する（第２図（Ｃ））。次に、ホトレジスト膜除
去後酸化しゲート領域を被覆し、所望の領域に通常のホ
トレジスト法、拡散法により基板と反対導電型のソース
領域５．ドレイン領域４を形成し、電極を形成すること
により第１図に示す構造となる。このときのゲート領域
６表面からの濃度分布を第２図（ｄ）に示す。ゲート領
域直下にチャネルを挾む様に局部的に形成した基体と同
一導電型のｐ形高濃度領域７は、半導体基板１上に形成
した基体と同一導電型の低ｍ度領域２よシビーク濃度は
高くなっている。このため、チャネルの領域は基体と同
一導電型の高濃度領域７とゲート領域６で挾まれた０、
３〜０．５μｍの反対導電型領域３となる。したがって
、高濃度領域７は６表面に形成されたゲート領域と同等
の動作をする。

本′実施例によれば、ｇｍを低下させることなくゲート
入力容量の低減が図れる。

また、他の実施例を第３図に示す。第３図は。

表面に形成されたゲート領域直下で、しかもチャネルに
対しゲート領域と反対側の部分に１局部的にゲート領域
と同一導電型の高濃度領域７が形成され、しかも該高濃
度領域７が４８０ＫｅＶの高エネルギーでイオン注入す
ることによ）１．４μｍの深さに達し、更に所望の熱工
程によって高、濃度の半導体基体１にまで達しているこ
とを特徴とする半導体装置である。不実施例によれば、
第１図の実施例に加えて高濃度領域７の直列抵抗、すな
わちゲート抵抗を低減できる効果がある。

また、他の実施例を第４図に示す。第４図は。

第３図に対して、高濃度の半導体基体１上に形成された
ゲート容量低減のための基体と同一導電型の低濃度領域
２に変えて、基体と反対導電型の低濃度領域３が形成さ
れている。不実施例によれば。

第３図の実施例に対して、ゲート入力容量は増大するが
、低濃度領域３を広くできるためソース抵抗の低減効果
がある。

他の実施例を第５図に示す。第５図は表面に形成された
ゲート領域６を電気的に浮遊状態にし。

ゲート電極は高濃度の半導体基体１より取ることを示す
。本実施例は１表面のゲート領域６のゲート幅を細くす
ることによるゲート抵抗の増大による悪い影＃を受けな
い。しかも１表面のゲート領域６に電圧を印加しないこ
とからゲート静電破壊強度が大きくなる利点がある。第
５図の実施例は２第１図、第３図、第４図に示した実施
例と併用可能である。また、実施例は全てＮチャネル接
合形ＦＥＴで示したが、不純物の導電型を逆にしｆｃＰ
チャネルネル形ＦＢＴにも適用可能なことは言うまでも
ない。

〔発明の効果〕

本発明によれば、従来の接合形ＦＥＴのプロセスに高エ
ネルギーイオ／注入工程を追加するだけで、ｇｍが大き
くゲート入力容量が小さい安価で。

量産性に富む高性能な接合形ＦＥＴｆｒ、提供できる。

【図面の簡単な説明】

第１図は本発明の一実施例のシリコンＮチャネル接合形
ＦＥＴの断面図、第２図ａ−ｄは本発明の一実施例を説
明するだめの工程断面図、第３〜５図は本発明の他の実
施例のシリコンＮチャネル接合ＦＥＴの断面図、第６図
は従来構造の接合形ＦＥＴの断面図である。 １・・・半導体基体、２・・・低績度領域、３・・・Ｎ
型領域。 ４・・・ドレイン領域、５・・・ソース領域、６・・・
ゲート領域、７・・・高濃度領域、８・・・絶縁膜、９
・・・電極。 箒　／　凹 第２凹 第２１！１ （Ｃ） （抜） ゲニト顔七へ；表！］力゛うのｆ巨、銀１０　ホトレジ
スト膜 第　３　区 寮　４　図

Claims (1)

1. 【特許請求の範囲】 １、一半導体基体の一主面に、低不純物濃度領域を形成
   し、更に基体と反対の導電型領域を形成し、該領域内に
   、基体と同一導電型を有するゲート領域、基体と反対導
   電型を有するソースおよびドレイン領域とを含む半導体
   装置において、表面に形成されたゲート領域直下で、し
   かもチャネルに対しゲート領域と反対側の部分に局部的
   にゲート領域と同一導電型の高濃度領域が形成されてい
   ることを特徴とする半導体装置。 ２、表面に形成されたゲート領域と半導体基体とを電気
   的に接続し、ゲート電極へ接続することを特徴とする特
   許請求の範囲第１項記載の半導体装置。 ３、表面に形成されたゲート領域およびゲート領域直下
   に形成された高濃度領域が、自己整合されていることを
   特徴とする特許請求の範囲第１項記載の半導体装置。 ４、表面に形成されたゲート領域を外部の電極へ接続せ
   ずに浮遊状態とし、半導体基体をゲート電極としたこと
   を特徴とする特許請求の範囲第１項記載の半導体装置。