JPS63137372A - マスクパタ−ン検証方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野〕 この発明は、集積回路のマスクパターン設計におけるマ
スクパターン検証方法に関するものである。

〔従来の技術〕

従来より行われている集積回路マスクパターン設計図の
自動検証の代表的方法として、回路接続検証、電気的設
計規則検証、幾何学的設計規則検証などが知られている
。

次に第４図を用いてこれらの検証方法のうちの回路接続
検証を説明する。

まず、回路図を製作しくステップ１１）、次いで回路図
を元にしてマスクパターンを設計する（ステップ１２）
。次いで、マスクパターンをデジタイズしてマスクパタ
ーンデータを得る（ステップ１３）。次いでこのマスク
パターンデータを用いて図形演算を行うことにより、素
子および素子相互の接続関係の情報を抽出する（ステッ
プ１４）。次いでステップ１１で製作した回路図とステ
ップ１４で抽出した素子および素子相互の接続関係の情
報とを比較して、違いがあれば設計エラーとして検出す
ることにより回路接続検証を行う（ステップ１５）。

また、電気的設計規則検証時には、第４図に示したステ
ップ１３において電源、アースや他の配線に信号名を付
与してデジタイズしてマスクパターンデータを得、ステ
ップ１３でこのマスクパターンデータを用いて図形演算
を行うことにより素子および素子相互の接続関係の情報
を抽出したのち、ステップ１６でその同一配線に異なる
信号名が付与されている場合を配線短絡として検出する
などして行なう。

〔発明が解決しようとする問題点〕

集積回路のマスクパターン設計は元になる回路図と同一
回路をマスクパターンで置き換えてゆくのが原則である
が、この原則が守られない場合がある。例えば第５図（
ａ）に示す回路図を元にしてマスクパターン設計を行う
場合、配線パターンが長くなり配線容量が大きくなるこ
とを防ぐため、第５図（ｂ）に示すように配線途中に元
の回路図には記載されていないインバータ偶数段直列接
続回路を挿入して、駆動能力の増強や信号波形の整形を
行う手法が取られる。第５図（ａ）　、　（ｂ）におい
て、１．３はＮＯＲ，２，６はＮＡＮＤ、４．５はイン
バータ、Ａ〜Ｅ、ａＮｇはノードを示す。

このような回路変更が許されるのは、インバータ偶数段
直列接続回路では入力と出力の論理値が等しく、挿入し
ても論理動作上影響がない為である。

ところが従来の回路接続検証方法により、このようなマ
スクパターン図から抽出した素子および素子相互の接続
関係の情報と元の回路図とを回路比較した場合、まず、
Ａ＝ａ、Ｂ＝ｂかつＮ０Ｒ１＝ＮＯＲ３で一致がとられ
る。次にＣ＝ｃの比較が行われるが、ノードＣを入力と
するＮＡＮＤ２とノードＣを入力とするインバータ４で
は素子構造が異なる。すなわち、元の回路図には記載さ
れていないため、不一致回路として検出される。

このような回路比較は、回路中の信号の進行方向または
逆方向に向かって順番に行われるため、不一致回路が検
出された回路部分で回路比較が停止し、その回路部分よ
り先の回路は未検証回路として残る。したがって、設計
ミスではないインバータ偶数段直列接続回路が原因とな
って回路比較が停止して、未検証回路が残ることを防ぐ
ためには、回路接続検証を行なう前にマスクパタ−ンデ
ータに挿入したインバータ偶数段直列接続回路を全て元
の回路図に書き加える回路図修正を行わなければならな
いという問題点があった。

また、従来の電気的設計規則検証においては、配線短絡
としてマスクバーン図の配線図形上にあらかじめ信号名
等を付与したマスクパターンデータを用いて異なる信号
名の配線同士が直接結合している場合を検出していたが
、第６図に示すように、例えば信号名として５ＩＧＩ、
５ＩＧ２等を付与してもインバータを介した後のノード
ｅ、　　１間の結合は配線短絡として検出できないうえ
、マスクパターン図上に信号名を付与していない配線間
の短絡は検出できないという問題点があった。

また、第６図において、第５図（ａ）　、　（ｂ）　　
と同一符号は同一部分を示し、７はＮＡＮＤ、８．９は
インバータ、１０はＮＯＲ，ｈＮｎはノードを示してい
る。

また、ステップ１４で特定信号線抽出を行う場合におい
て、配線途中にインバータ偶数段直列接続回路が挿入さ
れていると、インバータ４．５により分断されたノード
ｃ、ｄ、ｅ全てに信号名を付与しなければ配線全体を抽
出できないという問題点があった。

この発明は、かかる問題点を解決するためになされたも
ので、インバータ偶数段直列接続回路が挿入されている
場合にもマスクパターンの検証を行うことが可能なマス
クパターン検証方法を得ることを目的とする。

〔問題点を解決すらための手段〕

この発明の第１の発明に係るマスクパータン検証方法は
、マスクパターン図に文字データとして信号名を付与し
たのち、これをデジタイズしてマスクパターンを得る第
１の手順と、マスクパターンデータから素子および素子
相互の接続関係の情報を抽出する第２の手順と、この第
２の手順で得られた情報を元にして直接接続しているイ
ンバータをグループ化し、グループ内のインバータに接
続されるノードに、そのグループ最先端インバータの入
力ノード名および最先端インバータからの接続の段数を
示す指標を付与する第３の手順と、回路図と第３の手順
を介した第２の手順で得られた情報とを比較して、指標
が付与されたノードが比較された時には最後の指標が付
与されたノードまで進んで比較を行なう第４の手順とを
含むものである。

また、この発明の第２の発明に係るマスクパターン検証
方法は、マスクパターン図に文字データとして信号名を
付与したのち、これをデジタイズしてマスクパターンを
得る第１の手順と、マスクパターンデータから素子およ
び素子相互の接続関係の情報を抽出する第２の手順と、
この第２の手順で得られた情報を元にして直接接続して
いるインバータをグループ化し、グループ内のインバー
タに接続されるノードに、そのグループ最先端インバー
タの入力ノード名および最先端インバータからの接続の
段数を示す指標を付与する第３の手順と、第３の手順を
介した第２の手順で得られた情報から１つのノードで複
数の指標を持つのを配線短絡として検出する第５の手順
とを含むものである。

〔作用〕

この発明の第１の発明おいては、直接接続しているイン
バータがグループ化され、グループ内のインバータに接
続されるノードに、そのグループの最先端インバータの
入力ノード名および最先端インバータからの接続の段数
を示す指標が付与され、元になる回路図との比較時には
最後の指標が付与されたノードまで進んで比較が行われ
る。

また、この発明の第２の発明においては、直接接続して
いるインバータがグループ化され、グループ内のインバ
ータに接続されるノードに、そのグループの最先端イン
バータの入力ノード名および最先端インバータからの接
続の段数を示す指標が付与され、１つのノードで複数の
指標を持つものが配線短絡として検出される。

〔実施例〕

第１図はこの発明の集積回路マスクパターン検証方法の
一実施例の手順を示すフローチャートである。

次に、第５図（ａ）に示した回路図を元に第５図（ｂ）
に示したマスクパターンを設計した場合について、この
発明の第１の発明による回路接続検証を第１図を用いて
説明する。

まず、第５図（ａ）に示したような回路図を製作しくス
テップ１）、次いでこの回路図を元にして、例えばＣＭ
ＯＳマスクパターンを設計する（ステップ２）。

次いで第１の手順としてマスクパターン図に回路図の信
号名との初期対応指標として信号名１文字データを付与
したのち、これをデジタイズしてマスクパターンデータ
を得る（ステップ３）。

次いで第２の手順として、このマスクパターンを用いて
図形演算等を行うことにより、マスクパターンデータか
ら素子および素子相互の接続関係の情報を抽出する（ス
テップ４）。

次いで、第３の手順としてインバータの抽出を行い直接
接続しているインバータ４，５をグループ化する。具体
的には、第３図（ａ）　に示すようにＰチャネルトラン
ジスタでソースまたはドレインの一方が電源と接続して
いる素子およびＮチャネルトランジスタでソースまたは
トレインの一方がアースと接続している素子をそれぞれ
抽出してグループ化し、さらにそれぞれのグループから
１トランジスタずつを選び、ソースまたはドレインで電
源およびアースに接続していないノードの信号名Ｚが同
じで、かつゲート入力信号名ｙが同一のトランジスタペ
アを、第３図（ｂ）　に示すインバータとしてグループ
化する。次に、グループ化されたインバータのノード追
跡を、例えば第５図（ｂ）に示すように、インバータ４
の入力がノードＣ２出力がノードｄ１このノードｄがイ
ンバータ５の入力であり出力がノードｅであるというよ
うに行うことにより直接接続しているインバータ４．５
をグループ化することができる。そして、他のインバー
タの出力ノードでない入力ノードを持つインバータ４を
最先端インバータとして抽出し、同一グループ内のイン
バータ４，５に接続されるノードｃ、ｄ、ｅにそのグル
ープの最先端インバータ４の入力ノード名Ｃおよび最先
端インバータ４からの接続の段数を示す指標を順次付与
する（ステップ５＞。この結果、各ノードｃ、ｄ、ｅは
例えば指標Ｃミ（ｃ、ｏ）、ｄミ（ｃ、１）、ｅＥ（ｃ
、２）を持つ。

次いで、第４の手順としてステップ１で製作した回路図
とステップ５を介して得た情報とを比較して回路接続検
証を行う（ステップ６）。

このステップ６では、まず、Ａ＝ａ、Ｂ＝ｂ。

かつＮ０ＲＩ　＝ＮＯＲ３で回路の一致がとられる。次
に、Ｃ＝ｃの比較が行われるが、ノードＣを入力すると
ＮＡＮＤ２とノードＣを入力するインバータ４では素子
構造が異なり、ＮＡＮＤ２≠インバータ４となるため、
従来の回路接続検証方法では不一致となり、回路比較が
ここで停止していた。しかし、この発明では指標により
ノードｅまで進むことによりＣ＝ｅミ（ｃ、２）、Ｅ＝
ｇ、ＮＡＮＤ２ミＮＡＮＤ６で簡単に一致がとられ、イ
ンバータ偶数段直列接続回路の挿入により回路比較が停
止することがない。また、必要に応じてインバータ４．
５を不一致回路として検出することもできる。

ここでは、回路図とマスクパターン図の回路接続検証を
例にとり説明したが、マスクパターン図同士および回路
図同士の回路接続検証にこの発明を利用する事は何ら問
題がない。

次に、この発明の第２の発明による電気的設計規則検証
における配線短絡の検出を第６図を用いて説明する。

この場合も回路接続検証の場合と同様に第１図における
ステップ５でインバータ４．５とインバータ８．９をそ
れぞれグループ化した後、ノードｃ、ｄ、ｅ、ｊ、に、
１に指標を持たせる。すなわち、配線短絡が起きている
部分では指標がｅ＝（ｃ、２）およびｅＥ（ｊ、２・）
となり最先端インバータ４，８の入力ノード名としてＣ
およびｊの２つを持つことになる。

また、第２図に示すように、グループ化した後、最先端
インバータ８．１１の入力のノードｇが同じで、ノード
Ｓ、Ｖ間で配線短絡が起きている場合にその部分ではｓ
：　（ｑ、２）および５＝（ｑ、１）となり最先端イン
バータ８．１１からの接続段数を示す指標の指数として
２および１との２つをもつことになる。

したがって第５の手順としてのステップ７でこのように
グループ化された個々のインバータのノードのうち、１
つのノードで複数の指標を持つものを検出する事により
、インバータ回路を介した後の配線短絡を検出すること
ができる。

また、第２図のノードｒ、ｖ間で配線短絡が起きている
ような場合（配線短絡は図示せず）、その部分ではｒＥ
（ｑ、１）という同一の指標が付与されるが、このよう
な場合も複数の指標を持つ配線短絡として検出される。

ただし、複数の指標を持つインバータが、他のインバー
タに指標を付与するときは、一方の指標のみを付与する
ようにする。

さらに、特定信号線の抽出は、第５図（ｂ）に示すよう
にインバータ偶数段直列接続回路の挿入によりノードが
複数のノードに分断されている場合でも第１図に示した
ステップ８においてグループ内のインバータの接続回路
内の全ノードを抽出する事により信号線全体を簡承に抽
出する事ができる。

〔発明の効果〕

この発明の第１の発明は以上説明したとおり、マスクパ
ターン図に文字データとして信号名を付与したのち、こ
れをデジタイズしてマスクパターンを得る第１の手順と
、マスクパターンデータから素子および素子相互の接続
関係の情報を抽出する第２の手順と、この第２の手順で
得られた情報を元にして直接接続しているインバータを
グループ化し、グループ内のインバータに接続されるノ
ードに、そのグループ最先端インバータの入力ノード名
および最先端インバータからの接続の段数を示す指標を
付与する第３の手順と、回路図と第３の手順を介した第
２の手順で得られた情報とを比較して、指標が付与され
た前記ノードが比較された時には最後の指標が付与され
たノードまで進んで比較を行なう第４の手順とを含むの
で、挿入されたインバータ偶数段直接接続回路で、回路
比較が停止する事がなくなり、回路図の修正も不要にな
るという効果がある。

また、この発明の第２の発明は以上説明したとおり、マ
スクパターン図に文字データとして信号名を付与したの
ち、これをデジタイズしてマスクパターンを得る第１の
手順と、マスクパターンデータから素子および素子相互
の接続関係の情報を抽出する第２の手順と、この第２の
手順で得られた情報を元にして直接接続しているインバ
ータをグループ化し、グループ内のインバータに接続さ
れるノードに、そのグループ最先端インバータの入力ノ
ード名および最先端インバータからの接続の段数を示す
指標を付与する第３の手順と、第３の手順を介した第２
の手順で得られた情報から１つのノードで複数の指標を
持つのを配線短絡として検出する第５の手順とを含むの
で、マスクパターン図に信号名付与等を行わなくてもイ
ンバータを介した後の配線短絡を自動的に検出できると
いう効果がある。

【図面の簡単な説明】

第１図はこの発明のマスクパターン検証方法の一実施例
の手順を示すフローチャート、第２図はこの発明におけ
る配線短絡の検出を説明するための図、第３図はインバ
ータのグループ化を説明するための図、第４図は従来の
マスクパターン検証方法の手順を示すフローチャート、
第５図は回路接続検証を説明するための図、第６図は配
線短絡の検出を説明するための図である。 図中、（１）〜（８）は各ステップを示す。 第１図 第２図 １× 第３図 （ａ） ｎ１１ 第４図

Claims (2)

【特許請求の範囲】
1. （１）回路図を元に設計され、前記回路図中に記載され
   ていないインバータ偶数段直列接続回路を備えたマスク
   パターンの検証方法であって、マスクパターン図に文字
   データとして信号名を付与したのち、これをデジタイズ
   してマスクパターンを得る第１の手順と、前記マスクパ
   ターンデータから素子および素子相互の接続関係の情報
   を抽出する第２の手順と、この第２の手順で得られた情
   報を元にして直接接続しているインバータをグループ化
   し、グループ内のインバータに接続されるノードに、そ
   のグループ最先端インバータの入力ノード名および前記
   最先端インバータからの接続の段数を示す指標を付与す
   る第３の手順と、前記回路図と前記第３の手順を介した
   前記第２の手順で得られた情報とを比較し、前記指標が
   付与された前記ノードが比較された時には最後の指標が
   付与された前記ノードまで進んで比較を行なう第４の手
   順とを含むことを特徴とするマスクパターン検証方法。
2. （２）回路図を元に設計され、前記回路図中に記載され
   ていないインバータ偶数段直列接続回路を備えたマスク
   パターンの検証方法であって、マスクパターン図に文字
   データとして信号名を付与したのち、これをデジタイズ
   してマスクパターンを得る第１の手順と、前記マスクパ
   ターンデータから素子および素子相互の接続関係の情報
   を抽出する第２の手順と、この第２の手順で得られた情
   報を元にして直接接続しているインバータをグループ化
   し、グループ内のインバータに接続されるノードに、そ
   のグループ最先端インバータの入力ノード名および前記
   最先端インバータからの接続の段数を示す指標を付与す
   る第３の手順と、前記第３の手順を介した前記第２の手
   順で得られた情報から１つのノードで複数の指標を持つ
   ものを配線短絡として検出する第５の手順とを含むこと
   を特徴とするマスクパターン検証方法。