JPS63140360A - デイジ−チエ−ン装置 - Google Patents

デイジ−チエ−ン装置

Info

Publication number
JPS63140360A
JPS63140360A JP28651386A JP28651386A JPS63140360A JP S63140360 A JPS63140360 A JP S63140360A JP 28651386 A JP28651386 A JP 28651386A JP 28651386 A JP28651386 A JP 28651386A JP S63140360 A JPS63140360 A JP S63140360A
Authority
JP
Japan
Prior art keywords
option
signal
signal line
slot
daisy chain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28651386A
Other languages
English (en)
Inventor
Kenkichi Kubo
久保 健吉
Nobuhiro Okamura
岡村 信宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP28651386A priority Critical patent/JPS63140360A/ja
Publication of JPS63140360A publication Critical patent/JPS63140360A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)
  • Mounting Of Printed Circuit Boards And The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [概要] メインボードにオプションカードを嵌合接続するための
複数のオプションスロットが配設され、これらオプショ
ンスロットの入力端子及び出力端子がそれぞれに嵌合接
続されるオプションカードを介して接続されるディジー
チェーン装置において、オプションスロットが未使用の
場合にも最終段まで信号が伝送されるようにしたもので
ある。
[産業上の利用分野] 本発明は、ディジーチェーン装置に関し、更に詳しくは
、メインボードに配設された複数のオプションスロット
の入力端子及び出力端子がそれぞれ嵌合接続されるオプ
ションカードを介して接続されるディジーチェーン装置
に関するものである。
[従来の技術] 第5図は、従来のこの種のディジーチェーン装置の構成
例を示す図である。図において、1はメインボードであ
り、オプションカード2を嵌合接続するための複数のオ
プションスロット3が配設されている。そして、オプシ
ョンスロット3の入力端子IN及び出力端子OUTは、
第6図に示すように、それぞれに嵌合接続されるオプシ
ョンカード2を介して接続されるように構成されている
尚、2Aは各オプションスロット3間を接続する信号線
で、例えばメインボード1上にプリント配線されている
[発明が解決しようとする問題点] しかし、このような従来のディジーチェーン装置では、
オプションカード2が嵌合接続されないオプションスロ
ット3の入力端子INと出力端子OUTは開放されるこ
とになり、次段以降のオプションスロットに信号が伝送
されないことになる。
本発明は、このような点に鑑みてなされたものであって
、オプションスロットにオプションカードが嵌合接続さ
れない場合にも次段に信号が伝送されるディジーチェー
ン装置を提供することを目的としている。
[問題点を解決するための手段] 第1図は本発明のディジーチェーン装置の原理ブロック
図であり、第5図及び第6図と同一のものは同一の符号
を付けている。図において、4は前段のオプションスロ
ットの出力信号をバイパスさせる第1の信号線であり、
ロジックブロック7に接続されている。5は第2の信号
線であり、一端はオプションスロット3の出力端子OU
Tに接続され、他端はレベル設定回路6を介してロジッ
クブロック7に接続されている。
ここで、レベル設定回路6はオプションスロット3の使
用状態、即ちオプションスロット3にオプションカード
2が嵌合接続されていない場合には第2の信号線5の信
号レベルをハイレベルの閾値とローレベルの閾値の中間
値に設定する機能を有している。そして、ロジックブロ
ック7は、第2の信号線5の信号レベルに応じて選択的
に第1の信号線4の信号を次段のオプションスロットに
出力する機能を有している。
[作用] 第2の信号線5の信号レベルは、オプションスロット3
にオプションカード2が嵌合接続されていない状態では
、ハイレベルの閾値とローレベルの閾値の中間の値に設
定される。そして、ロジックブロック7は、第2の信号
線5の信号レベルがハイレベルの閾値とローレベルの閾
値の中間の値に設定された場合にのみ、第1の信号線4
の信号を次段にオプションスロットに出力する。これに
より、オプションスロット3にオプションカード2が嵌
合接続されていない場合には、前段のオプションスロッ
トの出力信号が自動的に次段のオプションスロットに伝
送されることになる。
[実施例] 以下、図面を参照して本発明の実施例を詳細に説明する
第2図は本発明の一実施例を示す構成ブロック図であり
、第1図と同じものは同一の符号を付して示している。
図において、レベル設定回路6は、抵抗値の等しい(例
えば1にΩ)2個の抵抗器8゜9よりなる抵抗分圧回路
で構成されて、いる。即ち、抵抗器8の一端は電源線(
例えば5V)に接続されて他端は第2の信号線5に接続
され、抵抗器9の一端は第2の信号線5と抵抗器8との
接続点に接続されて他端は接地されている。
ロジックブロック7は、第2の信号線5の信号レベルを
検出するコンパレータ10、一方の入力端子に第1の信
号線4が接続され他方の入力端子にコンパレータ10の
出力端子が接続された第1のアンドゲート11、一方の
入力端子にインバータ12を介してコンパレータ10の
出力端子が接続され他方の入力端子に第2の信号線5が
接続された第2のアンドゲート13、一方の入力端子に
第1のアンドゲート11の出力端子が接続され他方の入
力端子に第2のアンドゲート11の出力端子が接続され
たオアゲート14とで構成されている。
第3図は本発明で用いるコンパレータ10の例を示すブ
ロック図であり、ハイレベルの閾値として3Vを設定し
てローレベルの閾値として2Vを設定し、2vと3Vの
中間の値を検出した場合にのみハイレベルの信号を出力
するように構成されている。
このように構成された装置の動作を説明すれば、以下の
通りである。
先ず、オプションスロット3にオプションカード2が嵌
合接続されている場合には、入力端子INからの信号を
オプションカード2が受は取り、出力端子OUTから状
態に応じた信号を出力する。
このとき、コンパレータ10の出力信号はローレベルで
あり、アンドゲート11は閉じられてアンドゲート13
は開かれる。これにより、オアゲート14からは第2の
アントゲート13を介して第2の信号線5の信号がその
まま出力されることになる。
次にオプションスロット3にオプションカード2が除去
されている場合には、コンパレータ10の出力信号はハ
イレベルになり、アンドゲート11は開かれてアンドゲ
ート13は閉じられる。これにより、オアゲート14か
らは第1のアントゲート11を介して第1の信号線4の
信号がそのまま出力されることになる。即ち、オプショ
ンスロット3からオプションカード2が除去されていて
も、前段の出力信号をそのまま次段のオプションスロッ
トに伝送力ることができる。
第4図は本発明の他の実施例を示すブロック図であり、
双方向のディジーチェーン装置の例を示している。15
は逆方向のロジックブロックであり、一方の入力端子に
はインバータ12の出力端子が接続され他方の入力端子
には逆方向の出力端子OUT’が接続された第3のアン
ドゲート16と、一方の入力端子には逆方向の入力端子
IN’に接続される信号線19が接続され他方の入力端
子にはコンパレータ10の出力端子が接続された第4の
アンドゲート17と、一方の入力端子に第3のアンドゲ
ート16の出力端子が接続され他方の入力端子に第4の
アンドゲート17の出力端子が接続されたオアゲート1
8とで構成されている。
このように構成することにより、順方向の場合と同様な
動作が行われ、オプションスロットからオプションカー
ドが除去されていても逆方向の前段の出力信号をそのま
ま逆方向の次段のオプションスロットに伝送することが
できる。そして、このような構成によれば、順方向のコ
ンパレータ10を共用することができる。
[発明の効果] 以上詳細に説明したように、本発明によれば、オプショ
ンスロットにオプションカードが嵌合接続されない場合
であっても次段のオプションスロットに信号が自動的に
伝送されるディジーチェーン装置を提供することができ
る。
【図面の簡単な説明】
第1図は本発明のディジーチェーン装置の原理ブロック
図、第2図は本発明の一実施例を示す構成ブロック図、
第3図は本発明で用いるコンパレータの一例を示すブロ
ック図、第4図は本発明の他の実施例を示す構成ブロッ
ク図、第5図は従来の装置の構成例を示すブロック図、
第6図は第5図における接続状態説明図である。 第1図乃至第4図において、 1はメインボード、 2はオプションカード、 3はオプションスロット、 4は第1信号線、 5は第2信号線、 6はレベル設定回路、 7はロジックブロック、 8.9は抵抗器、 10はコンパレータ、 11.13.16.17はアンドゲート12はインバー
タ、 14.18はオアゲートである。 2ヒ〈 一コへ

Claims (1)

  1. 【特許請求の範囲】  メインカード(1)にオプションカード(2)を嵌合
    接続するための複数のオプションスロット(3)が配設
    され、これらオプションスロット(3)の入力端子(I
    N)及び出力端子(OUT)がそれぞれに嵌合接続され
    るオプションカード(2)を介して接続されるデイジー
    チェーン装置において、 メインカード(1)には、 前段のオプションスロット出力信号をバイパスさせる第
    1の信号線(4)と、 オプションスロット(3)の出力端子(OUT)に接続
    された第2の信号線(5)と、 オプションスロット(3)の使用状態に応じて第2の信
    号線(5)の信号レベルをハイレベルの閾値とローレベ
    ルの閾値の中間値に設定するレベル設定回路(6)と、 第2の信号線(5)の信号レベルに応じて選択的に第1
    の信号線(4)の信号を次段のオプションスロットに出
    力するロジックブロック(7)とが設けられたことを特
    徴とするデイジーチェーン装置。
JP28651386A 1986-12-01 1986-12-01 デイジ−チエ−ン装置 Pending JPS63140360A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28651386A JPS63140360A (ja) 1986-12-01 1986-12-01 デイジ−チエ−ン装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28651386A JPS63140360A (ja) 1986-12-01 1986-12-01 デイジ−チエ−ン装置

Publications (1)

Publication Number Publication Date
JPS63140360A true JPS63140360A (ja) 1988-06-11

Family

ID=17705381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28651386A Pending JPS63140360A (ja) 1986-12-01 1986-12-01 デイジ−チエ−ン装置

Country Status (1)

Country Link
JP (1) JPS63140360A (ja)

Similar Documents

Publication Publication Date Title
JPS6331311A (ja) 可変インピ−ダンス駆動回路
US4118791A (en) Multi-level encoding system
KR960042413A (ko) 데이터 처리 시스템
KR880014452A (ko) 마이크로프로세서용 입.출력 회로장치
JP3262386B2 (ja) 電気部品接続認識装置
JPS58111515U (ja) 平衡入力回路
JPS6090934U (ja) ジツタ発生回路
JPS58219626A (ja) 冗長化出力回路
JPH0664964B2 (ja) スイッチ入力回路
KR900009424Y1 (ko) 카세트 인터페이스와 부저의 공동제어회로
JPS5810070U (ja) プルアツプされたバスの接続/切離スイツチのテスト回路
JPS6041321A (ja) 入力回路
JPS61224446A (ja) 半導体集積回路
JPS6045837A (ja) デ−タ転送回路
JPS63150755A (ja) インタフエ−ス装置
JPH0377406A (ja) 発振制御回路
JPS6152764A (ja) デバイスインタフエ−スのピン番号変更方式
JPS6127024A (ja) 選択回路
JPS594012U (ja) 群制御装置の信号伝送回路
JPS62254223A (ja) バス信号線の多重使用方法
JPH0773135A (ja) 装置識別方式
JPH01288986A (ja) メモリーカード
JPS58115957A (ja) パルス送受信回路
JPH02275558A (ja) 電子機器
JPH02149999A (ja) レベルホールド回路