JPS63141185A - 記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の目的 産業上の利用分野 本発明は、グラフインク・プロセッサのビデオＲＡＭな
どに利用される記憶装置に関するものであり、特に部分
書込み機能と部分データ反転機能を備えた記憶装置に関
するものである。

従来の技術 グラフィック・プロセッサのビデオＲＡＭ　（ＶＲＡＭ
）などで１よ、部分書込み（パーシャルライト）機能が
付加されている。

すなわち、第２図のブロック図に示すように、メモリ・
ブレーン１の前段にラッチ回路２．３及びスイッチ４を
設置し、データ信号りと対応のマスク信号Ｍとを書込み
指令信号ＷＥに同期してラッチし、ラッチ回路３内のデ
ータ信号りをマスク信号Ｍのハイ／ローに応じてメモリ
・ブレーン１に書込みあるいは書込みを禁止する構成と
なっている。なお、第２図中の５は書込み指令信号ＷＥ
の遅延回路、６は読出しデータのランチ回路、７は読出
し指令ＲＥ倍信号対する遅延回路、Ａはアドレス信号で
ある。

また、従来の記憶装置では、データ内の所定ビットや、
等サイズに区切られたデータの所定部分を無条件にオー
ル“０″に設定したり、オール“ｌ”に設定したりとい
うビットやバイト操作機能も付加されている。

発明が解決しようとする問題点 上述のビデオＲＡＭでは、データ中の特定ビットやバイ
トを無条件に′Ｏ”や“１”に設定したり、元の値に保
ったりというビットやバイト操作が可能であるが、元の
値をビットやバイト単位で反転させることができない。

最近、図形データやイメージ・データの処理装置が普及
しつつあるが、上述のように元のデータの一部をビット
やバイト単位で反転する機能がないため、一旦データ全
体を読出してＣＰＵ内などで反転操作を施したのち再書
込みを行うことによって上記機能を実現している。従っ
て、処理速度が低下するという問題がある。

処理速度の向上のため、ＣＰＵに読出すことなく記憶装
置内で反転処理を行おうとすれば、既存の書込みマスク
信号に加えて反転処理のための制御信号を追加しなけれ
ばならず制御が複雑になるいう問題がある。

発明の構成 問題点を解決するための手段 本発明の記憶装置は、データ信号の少なくとも一部につ
いてそのまま書込みを行うか否かを指示する書込みモー
ド指示信号を受けると共に、これが後者のモードを指示
している場合には、このデータ信号の少なくとも一部が
二値のいずれであるかに応じて一旦読出した元の書込み
データをそのまま書込むことによりデータ信号の書込み
を実質的に禁止するか、あるいは上記一旦読出した元の
書込みデータを反転しつつ再書込みを行うことによりデ
ータの反転を行う論理回路を備えている。

作用 従って、本発明の記憶装置によれば、既存のマスク信号
、データ信号及び直前のデータ読出し動作をそのまま利
用することにより、新たな制御信号を全く付加すること
なく、記憶データの部分的反転の機能をメモリに付加で
き、ＣＰＵ内で反転処理を行う従来方式に比べて処理速
度が大幅に高速化される。

以下、本発明の構成と作用の詳細を実施例と共に詳細に
説明する。

実施例 第１図は、本発明の一実施例の記憶装置の構成を示すブ
ロック図である。

図中、１はメモリ・ブレーン、２はモード指示信号ｍの
ラッチ回路、３はデータ信号りのラッチ回路、４はスイ
ッチである。また、５は書込み指令信号ＲＥの遅延回路
、６はラッチ回路、７は書込み指令信号ＲＥの遅延回路
である。更に、８はイクスクルーシブ・オアゲート、９
はインバータ、ｌＯはスイッチ、１１はオアゲートであ
り、上記各回路はデータ信号りの１ビツトについて代表
的に図示されている。

通常のデータ書込みモードのもとでは、ラッチ回路２に
保持されるローの書込みモード指示信号ｍにより、スイ
ッチ４が図中の下側に切替えられると共に、スイッチ１
０が図中の上側に切替えられる。この結果、書込み指令
信号ＷＥに同期してラッチ回路３に保持されるデータ信
号りが、そのままスイッチ４とオアゲート１１を介して
、遅延回路５で遅延された書込み指令信号ＷＥに同期し
てメモリ・ブレーン１に書込まれる。

上述した通常のデータ書込みモード以外の状態では、ま
ず読出し指令信号ＲＥによってメモリ・ブレーン１から
元の書込みデータが一旦読出され、遅延回路７を経た読
出し指令信号に同期してラッチ回路６に保持される。引
き続き、ハイの書込みモード指示信号ｍと書込み指令信
号ＷＥがこの記憶装置に供給される。この結果、書込み
指令信号ＷＥに同期してハイの書込みモード指示信号ｍ
がラッチ回路３に保持され、スイッチ４が図中の上側に
切替えられると共に、スイッチ１０が図中の下側に切替
えられる。

この結果、ラッチ回路６からイクスクルーシブ・オアゲ
ート８の一方の入力端子に供給される元の書込みデータ
が、ラッチ回路３からイクスクルーシブ・オアゲート８
の他方の入力端子に供給されるデータ信号りのハイ／ロ
ーに応じて反転され又はそのままスイッチ１０とオアゲ
ート１１を介してメモリ・ブレーン１に供給され、遅延
回路５で遅延された書込み指令信号ＷＥに同期して、元
の書込みデータの格納位置に再書込みされる。

以上、データ信号りの各ビットに対応して書込みモード
指示信号ｍが出現する構成を例示したが、データ信号り
の各バイト単位に書込みモード指示信号が出現するよう
な構成であってもよい。

発明の効果 以上詳細に説明したように、本発明の記憶装置は、デー
タ信号の少なくとも一部についてそのまま書込みを行う
か否かを指示する書込みモード指示信号を受け、後者の
モードの指示下においてはデータ信号の少なくとも一部
が二値のいずれであるかに応じて一旦読出した元の書込
みデータをそのまま書込むか反転しつつ再書込みを行う
構成であるから、既存のマスク信号、データ信号及び直
前のデータ読出し動作をそのまま活用することにより、
新たな制御信号を全く付加することなく、記憶データの
部分的反転の機能をメモリに付加できるという効果があ
る。

この結果、ＣＰＵ内で反転処理を行う従来方式に比べて
処理速度が大幅に高速化される。

【図面の簡単な説明】

第１図は本発明の一実施例の記憶装置の構成を示すブロ
ック図、第２図は従来のマスク機能を有する記憶装置の
構成を示すブロック図。 １・・・メモリ・プレーン、２・・・モード指示信号の
ランチ回路、３・・・データ信号のランチ回路、４．ｌ
Ｏ・・・スイッチ、８・・・イクスクルーシブ・オアゲ
ート。

Claims (1)

【特許請求の範囲】
1. データ信号と、このデータ信号の少なくとも一部につい
   てそのまま書込みを行うか否かを指示する書込みモード
   指示信号とを受けると共に、前記書込みモード指示信号
   がデータ信号の少なくとも一部についてそのままの書込
   みを行わないことを指示している場合には、このデータ
   信号の少なくとも一部が二値のいずれであるかに応じて
   一旦読出した元の書込みデータをそのまま書込むことに
   よりデータ信号の書込みを実質的に禁止し又は前記一旦
   読出した元の書込みデータを反転しつつ再書込みを行う
   ことによりデータの反転を行う論理回路を備えたことを
   特徴とする記憶装置。