JPS63144656A - 画像形成装置 - Google Patents
画像形成装置Info
- Publication number
- JPS63144656A JPS63144656A JP61292035A JP29203586A JPS63144656A JP S63144656 A JPS63144656 A JP S63144656A JP 61292035 A JP61292035 A JP 61292035A JP 29203586 A JP29203586 A JP 29203586A JP S63144656 A JPS63144656 A JP S63144656A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- image
- signal
- input
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Facsimiles In General (AREA)
- Facsimile Scanning Arrangements (AREA)
- Dot-Matrix Printers And Others (AREA)
- Laser Beam Printer (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
五宜分立
この発明はレーザプリンタ等の画像形成装置に関する。
従来技術
一般に、レーザプリンタ等の画像形成装置においては、
ホスト側から送られてきた文字コードをドツトパターン
データとしてのビデオ信号（あるいは「画像データ」と
も称する）に変換する画像処理装置（以下「画像処理コ
ントローラ」とも称する）から転送される画像データを
、画像形成に係わる各部を制御するエンジンシーケンス
コントローラ（以下「エンジンドライバ」とも称する）
で受、領′し、このエンジンドライバが受領した画像デ
ータに従って画像形成を制御するようにしている。
ホスト側から送られてきた文字コードをドツトパターン
データとしてのビデオ信号（あるいは「画像データ」と
も称する）に変換する画像処理装置（以下「画像処理コ
ントローラ」とも称する）から転送される画像データを
、画像形成に係わる各部を制御するエンジンシーケンス
コントローラ（以下「エンジンドライバ」とも称する）
で受、領′し、このエンジンドライバが受領した画像デ
ータに従って画像形成を制御するようにしている。
ところで、画像処理コントローラとエンジンドライバと
の間における画像データの転送方式としては、シリアル
転送（直列転送）あるいは２ビツト、４ビツト、８ビツ
トパラレル転送（並列転送）等の方式が採られているが
、従来の画像形成装置にあってはエンジンドライバが受
領できる画像データの転送方式を固定しているために、
画像処理コントローラ側の有する転送方式が予定されて
いる転送方式と異なったときには対応できないという不
都合がある。
の間における画像データの転送方式としては、シリアル
転送（直列転送）あるいは２ビツト、４ビツト、８ビツ
トパラレル転送（並列転送）等の方式が採られているが
、従来の画像形成装置にあってはエンジンドライバが受
領できる画像データの転送方式を固定しているために、
画像処理コントローラ側の有する転送方式が予定されて
いる転送方式と異なったときには対応できないという不
都合がある。
目 的
この発明は上記の点に鑑みてなされたものであり１画像
処理装置側の画像データの転送方式が変わっても対応で
きるようにすることを目的とする。
処理装置側の画像データの転送方式が変わっても対応で
きるようにすることを目的とする。
豊−氏
この発明は上記の目的を達成するため、直列転送及び並
列転送のいずれでも画像データを受領する機能を備えた
ものである。
列転送のいずれでも画像データを受領する機能を備えた
ものである。
以下、この発明の一実施例に基づいて具体的に説明する
。
。
第２図はこの発明を実施した画像形成装置としてのレー
ザプリンタの一例を示す概略構成図である。
ザプリンタの一例を示す概略構成図である。
このレーザプリンタは、プリントスタートによってベル
ト状感光体１を矢示方向に回動し、このときまず帯電チ
ャージャ２によって感光体１の表面を一様に帯電した後
、光書込み装置３から書込み画像に応じたレーザビーム
を感光体１上に射出して感光体１上を走査（主走査）し
、このレーザビームによる感光体１の走査と感光体１の
矢示方向への回転（副走査）によって、感光体１上に書
込み画像に応じた静電潜像を形成し、次に現像袋＠４に
よって感光体１上の静電潜像にトナーを付着させてトナ
ー像として顕微化する。
ト状感光体１を矢示方向に回動し、このときまず帯電チ
ャージャ２によって感光体１の表面を一様に帯電した後
、光書込み装置３から書込み画像に応じたレーザビーム
を感光体１上に射出して感光体１上を走査（主走査）し
、このレーザビームによる感光体１の走査と感光体１の
矢示方向への回転（副走査）によって、感光体１上に書
込み画像に応じた静電潜像を形成し、次に現像袋＠４に
よって感光体１上の静電潜像にトナーを付着させてトナ
ー像として顕微化する。
一方、給紙トレイ５又は給紙トレイ６の内の選択された
給紙トレイに載置保持されている用紙の内の最上位の用
紙を給紙ローラ７．８で取出して給送ローラ１０，１１
でレジストローラ１２までに送り込んで一旦停止させて
いる。
給紙トレイに載置保持されている用紙の内の最上位の用
紙を給紙ローラ７．８で取出して給送ローラ１０，１１
でレジストローラ１２までに送り込んで一旦停止させて
いる。
そして、このレジストローラ１２を所定のタイミングで
回転駆動して用紙を転写部に送り込み。
回転駆動して用紙を転写部に送り込み。
所定のタイミングで転写チャージャ１４に所定の電圧を
印加して感光体１上のトナー像を用紙上に転写した後、
用紙を感光体１上からコーナ分離によって分離して定着
装置１５に送り込み、この定着装置１５で熱ロール定着
によってトナー像を用紙上に定着する。
印加して感光体１上のトナー像を用紙上に転写した後、
用紙を感光体１上からコーナ分離によって分離して定着
装置１５に送り込み、この定着装置１５で熱ロール定着
によってトナー像を用紙上に定着する。
その後、定着処理が終了した用紙を反転部１６で反転し
て排紙ローラ１７からカバー１８の一部として一体形成
した排紙スタッカ１日上にフェースダウンで排紙する。
て排紙ローラ１７からカバー１８の一部として一体形成
した排紙スタッカ１日上にフェースダウンで排紙する。
一方、感光体１上に残留した電荷を除電装置２１によっ
て除電し、また感光体１上に残留したトナーをクリーニ
ング装置２２によって除去して次の画像形成プロセスに
備える。
て除電し、また感光体１上に残留したトナーをクリーニ
ング装置２２によって除去して次の画像形成プロセスに
備える。
また、このレーザプリンタの内部下側には、画像処理装
置（画像処理コントローラ）を形成したプリント基板２
５及び画像形成プロセスを制御するエンジンシーケンス
コントローラ（エンジンドライバ）を形成したプリント
基板２日を配設している。
置（画像処理コントローラ）を形成したプリント基板２
５及び画像形成プロセスを制御するエンジンシーケンス
コントローラ（エンジンドライバ）を形成したプリント
基板２日を配設している。
第３図はこのレーザプリンタの制御部を示すブロック図
である。
である。
画像処理装置としての画像処理コントローラ３１は、こ
の画像処理コントローラ全体の制御を司るＣＰＵ、ＲＯ
Ｍ、ＲＡＭ及びＩｌｏ等からなるマイクロコンピュータ
（以下ｒｃＰＵＪと略記する）３２と、ホスト側との間
でのデータの送受を司るシリアルインタフェース（Ａｓ
ＩＣ）３５と、ホストから受信した印字コードやキャラ
クタコード及びコマンド等の受信コードを格納するイン
プットバッファ３４と、受信コードを処理したデータを
格納するコードメモリ３５と、印字コード等を処理して
生成した画像データを格納するアットプツトメモリＭ１
〜Ｍｎと、アウトプットメモリ間工〜Ｍｎから読出され
た画像データをエンジンドライバ４１に送出すると共に
エンジンドライバ４１からの同期信号を授受するＩ１０
デコーダ３６と、エンジンドライバ４１との間での各種
制御データの送受を司るシリアルインタフェース（ＡＳ
ＩＣ）３７とからなる。
の画像処理コントローラ全体の制御を司るＣＰＵ、ＲＯ
Ｍ、ＲＡＭ及びＩｌｏ等からなるマイクロコンピュータ
（以下ｒｃＰＵＪと略記する）３２と、ホスト側との間
でのデータの送受を司るシリアルインタフェース（Ａｓ
ＩＣ）３５と、ホストから受信した印字コードやキャラ
クタコード及びコマンド等の受信コードを格納するイン
プットバッファ３４と、受信コードを処理したデータを
格納するコードメモリ３５と、印字コード等を処理して
生成した画像データを格納するアットプツトメモリＭ１
〜Ｍｎと、アウトプットメモリ間工〜Ｍｎから読出され
た画像データをエンジンドライバ４１に送出すると共に
エンジンドライバ４１からの同期信号を授受するＩ１０
デコーダ３６と、エンジンドライバ４１との間での各種
制御データの送受を司るシリアルインタフェース（ＡＳ
ＩＣ）３７とからなる。
エンジンシーケンスコントローラとしてのエンジンドラ
イバ４１は、このエンジンドライバ全体の制御を司るＣ
Ｐ Ｕ 、 ＲＯＭ 、 ＲＡ Ｍ及びＩｌｏ等から
なるマイクロコンピュータ（以下ｒＣＰ ＵＪと略記す
る）４２と１画像処理コントローラ３１との間での各種
制御データの送受を司るシリアルインタフェース（ＡＳ
ＩＣ）４ＥＳと１画像処理コントローラ１からの受信デ
ータを格納するコードメモリ４４と、各種処理データを
格納するデータメモリ４５と、画像処理コントローラ３
１からの画像データ（ビデオ信号）に基づいて前述した
プリンタエンジンの光書込み装置３のレーザダイオード
（ＬＤ）ユニットに対してレーザ光変調信号を出力する
書込み制御部４６と、プリンタエンジンとの間での各種
の駆動信号の送出やセンサからの検知信号の授受を司る
ｌ１０４７と、画像書込み制御部４６に対して転送方式
を指示するディップ（Ｄ Ｉ Ｐ）スイッチ４８．４９
とからなる。なお、転送方式の指示は例えば画像処理コ
ントローラ３１側からエンジンドライバ４１に対してス
テータス入力をなすことによって行なうようにすること
もできる。
イバ４１は、このエンジンドライバ全体の制御を司るＣ
Ｐ Ｕ 、 ＲＯＭ 、 ＲＡ Ｍ及びＩｌｏ等から
なるマイクロコンピュータ（以下ｒＣＰ ＵＪと略記す
る）４２と１画像処理コントローラ３１との間での各種
制御データの送受を司るシリアルインタフェース（ＡＳ
ＩＣ）４ＥＳと１画像処理コントローラ１からの受信デ
ータを格納するコードメモリ４４と、各種処理データを
格納するデータメモリ４５と、画像処理コントローラ３
１からの画像データ（ビデオ信号）に基づいて前述した
プリンタエンジンの光書込み装置３のレーザダイオード
（ＬＤ）ユニットに対してレーザ光変調信号を出力する
書込み制御部４６と、プリンタエンジンとの間での各種
の駆動信号の送出やセンサからの検知信号の授受を司る
ｌ１０４７と、画像書込み制御部４６に対して転送方式
を指示するディップ（Ｄ Ｉ Ｐ）スイッチ４８．４９
とからなる。なお、転送方式の指示は例えば画像処理コ
ントローラ３１側からエンジンドライバ４１に対してス
テータス入力をなすことによって行なうようにすること
もできる。
第１図はエンジンドライバの画像書込み制御部４６の要
部回路図である。
部回路図である。
画像クロックＣＬＯＣＫとラインゲート信号ＬＧＡＴＥ
とをアンド回路５１に入力し、このアンド回路５１の出
力信号をインバータ５２を介して反転して反転画像クロ
ックＣＬＯＣＫを生成している。
とをアンド回路５１に入力し、このアンド回路５１の出
力信号をインバータ５２を介して反転して反転画像クロ
ックＣＬＯＣＫを生成している。
また、このアンド回路５１の出力信号をＤ型フリップフ
ロップ（以下ｒＤ−ＦＦＪと称する）回路５３のクロッ
ク端子ＧＫに入力し、このＤ−ＦＦ回路５３のＱ出力を
Ｄ−ＦＦ回路５４に入力し、更に二のＤ−ＦＦ回路５４
のＱ出力をＤ−ＦＦ回路５５に入力して、これ等のＤ−
ＦＦ回路５３〜５５によって画像クロックＣＬＯＣＫを
分周する分周器を構成している。なお、Ｄ−ＦＦ回路５
３〜５５の各クリア端子ＣＬＨにはラインゲート信号Ｌ
ＧＡＴＥの立上り数クロック前の数クロック発生するラ
イン同期信号Ｌ Ｓ Ｙ Ｎ Ｃを入力し、また各ζ出
力は自己の入力端子りに入力している。
ロップ（以下ｒＤ−ＦＦＪと称する）回路５３のクロッ
ク端子ＧＫに入力し、このＤ−ＦＦ回路５３のＱ出力を
Ｄ−ＦＦ回路５４に入力し、更に二のＤ−ＦＦ回路５４
のＱ出力をＤ−ＦＦ回路５５に入力して、これ等のＤ−
ＦＦ回路５３〜５５によって画像クロックＣＬＯＣＫを
分周する分周器を構成している。なお、Ｄ−ＦＦ回路５
３〜５５の各クリア端子ＣＬＨにはラインゲート信号Ｌ
ＧＡＴＥの立上り数クロック前の数クロック発生するラ
イン同期信号Ｌ Ｓ Ｙ Ｎ Ｃを入力し、また各ζ出
力は自己の入力端子りに入力している。
更に、ＤＩＰスイッチ４８．４９の状態に応じて生成し
たセレクト信号５ＥＬＬ、５ＥＬ２をインバータ５８．
５７を介してアンド回路５８に入力し、このアンド回路
５８の出力信号をそのままシリアル選択信号ＳＥＲとす
ると共にインが−タ５９を介して反転した信号をパラレ
ル選択信号ＰＡＲとしている。
たセレクト信号５ＥＬＬ、５ＥＬ２をインバータ５８．
５７を介してアンド回路５８に入力し、このアンド回路
５８の出力信号をそのままシリアル選択信号ＳＥＲとす
ると共にインが−タ５９を介して反転した信号をパラレ
ル選択信号ＰＡＲとしている。
更にまた、セレクト信号５ＥＬＬとセレクト信号５ＥＬ
２をインバータ５７で反転した信号及びＤ−ＦＦ回路５
３のＱ出力（信号Ｂ）をアンド回路６１に入力し、セレ
クト信号５ＥＬＬをインバータ５６で反転した信号とセ
レクト信号５ＥＬ２とＤ−ＦＦ回路５３のＱ出力（信号
Ｂ）及びＤ−ＦＦ回路５４のＱ出力（信号Ｃ）とをアン
ド回路６２に入力し、更にセレクト信号５ＥＬ１とセレ
クト信号５ＥＬ２及びＤ−ＦＦ回路５３〜５５の各Ｑ出
力（信号Ｂ、Ｃ，Ｄ）とをアンド回路６３に入力して、
これ等の各アンド回路６１〜６３の各出力（信号Ｂ’
、Ｃ’ 、Ｄ’ ）をオア回路６４に入力し、このオア
回路６４の出力をパラレル（並列）転データをシリアル
（直列）データに変換するためのロード信号ＬＯＡＤと
している。
２をインバータ５７で反転した信号及びＤ−ＦＦ回路５
３のＱ出力（信号Ｂ）をアンド回路６１に入力し、セレ
クト信号５ＥＬＬをインバータ５６で反転した信号とセ
レクト信号５ＥＬ２とＤ−ＦＦ回路５３のＱ出力（信号
Ｂ）及びＤ−ＦＦ回路５４のＱ出力（信号Ｃ）とをアン
ド回路６２に入力し、更にセレクト信号５ＥＬ１とセレ
クト信号５ＥＬ２及びＤ−ＦＦ回路５３〜５５の各Ｑ出
力（信号Ｂ、Ｃ，Ｄ）とをアンド回路６３に入力して、
これ等の各アンド回路６１〜６３の各出力（信号Ｂ’
、Ｃ’ 、Ｄ’ ）をオア回路６４に入力し、このオア
回路６４の出力をパラレル（並列）転データをシリアル
（直列）データに変換するためのロード信号ＬＯＡＤと
している。
なお、これ等のＤ−ＦＦ回路５３〜５５及びアンド回路
６１〜６３によってセレクト信号５ＦＬＬ、５ＥＬ２に
よってパラレル転送が指定された際のビット構成を選択
する回路を構成している。
６１〜６３によってセレクト信号５ＦＬＬ、５ＥＬ２に
よってパラレル転送が指定された際のビット構成を選択
する回路を構成している。
そして、８個（８ビツト）の入力端子Ａ−Ｈを有する並
−直変換器６５を備え、この並−直変換器６５の入力端
子Ａ−Ｈには画像処理コントローラ３１から並列転送（
パラレル転送）で送られる画像データを入力し、また入
力端子Ｈの入力ラインは画像処理コントローラ３１から
の直列転送（シリアル転送）ラインとしても使用し、更
にパラレル−シリアル変換用ロード信号ＬＯＡＤ及び反
転画像クロックＣＬＯＣＫを入力している。
−直変換器６５を備え、この並−直変換器６５の入力端
子Ａ−Ｈには画像処理コントローラ３１から並列転送（
パラレル転送）で送られる画像データを入力し、また入
力端子Ｈの入力ラインは画像処理コントローラ３１から
の直列転送（シリアル転送）ラインとしても使用し、更
にパラレル−シリアル変換用ロード信号ＬＯＡＤ及び反
転画像クロックＣＬＯＣＫを入力している。
ま、た、パラレル選択信号ＰＡＲを他方入力とするアン
ド回路６日にこの並−直変換器６５のシリアル出力Ｓ○
を入力し、更に反転画像クロックＣＬＯＣＫをクロック
端子ＣＫに入力するＤ−ＦＦ回路６７の入力端子りにシ
リアル転送で入力される画像データを入力し、シリアル
選択信号ＳＥＲを他方入力とするアンド回路６８にこの
Ｄ−ＦＦ回路６７のＱ出力を入力し、これ等の各アンド
回路６８．６８の出力をオア回路６９に入力して、この
オア回路６９の出力信号をビデオ信号ＶＩＤＥＯＯＵＴ
として出力する。なお、この実施例では、ビデオ信号Ｖ
ＩＤＥＯＯＵＴがハイレベル°Ｈ°のときに光書込み装
置３のレーザダイオード（ＬＤ）がＯＮ状態に、ビデオ
信号ＶＩＤＥＯ，ＯＵＴがローレベル°Ｌ°のときに光
書込み装置３のレーザダイオード（ＬＤ）がＯＦＦ状態
になるものとしている。
ド回路６日にこの並−直変換器６５のシリアル出力Ｓ○
を入力し、更に反転画像クロックＣＬＯＣＫをクロック
端子ＣＫに入力するＤ−ＦＦ回路６７の入力端子りにシ
リアル転送で入力される画像データを入力し、シリアル
選択信号ＳＥＲを他方入力とするアンド回路６８にこの
Ｄ−ＦＦ回路６７のＱ出力を入力し、これ等の各アンド
回路６８．６８の出力をオア回路６９に入力して、この
オア回路６９の出力信号をビデオ信号ＶＩＤＥＯＯＵＴ
として出力する。なお、この実施例では、ビデオ信号Ｖ
ＩＤＥＯＯＵＴがハイレベル°Ｈ°のときに光書込み装
置３のレーザダイオード（ＬＤ）がＯＮ状態に、ビデオ
信号ＶＩＤＥＯ，ＯＵＴがローレベル°Ｌ°のときに光
書込み装置３のレーザダイオード（ＬＤ）がＯＦＦ状態
になるものとしている。
次に、このように構成したこの実施例の作用について第
４図をも参照して説明する。
４図をも参照して説明する。
まず、アンド回路５１に入力される第４図（ハ）に示す
ラインゲート信号ＬＧＡＴＥがハイレベル°Ｈ°のとき
に同図（イ）に示す画像クロックＣＬＯＣＫがアンド回
路５１から出力され、インバータ５２から同図（ロ）に
示す反転画像クロックＣＬＯＣＫが出力されて並−直変
換器６５及びＤ−ＦＦ回路６７のクロック端子ＣＫに入
力されると共に、Ｄ−ＦＦ回路５３のクロック端子ＣＫ
に入力されて各Ｄ−ＦＦ回路５３〜５５によって分周さ
れて同図（へ）〜（チ）に示す信号Ｂ、Ｃ。
ラインゲート信号ＬＧＡＴＥがハイレベル°Ｈ°のとき
に同図（イ）に示す画像クロックＣＬＯＣＫがアンド回
路５１から出力され、インバータ５２から同図（ロ）に
示す反転画像クロックＣＬＯＣＫが出力されて並−直変
換器６５及びＤ−ＦＦ回路６７のクロック端子ＣＫに入
力されると共に、Ｄ−ＦＦ回路５３のクロック端子ＣＫ
に入力されて各Ｄ−ＦＦ回路５３〜５５によって分周さ
れて同図（へ）〜（チ）に示す信号Ｂ、Ｃ。
Ｄが生成されてアンド回路６１〜６乙に与えられる。
そこで、セレクト信号５ＥＬＬ、５ＥＬ２がいずれもロ
ーレベル°Ｌ” （０，Ｏ）のときには、アンド回路
５８の出力がハイレベル°Ｈ°になってシリアル選択信
号ＳＥＲがハイレベル゛Ｈ°に。
ーレベル°Ｌ” （０，Ｏ）のときには、アンド回路
５８の出力がハイレベル°Ｈ°になってシリアル選択信
号ＳＥＲがハイレベル゛Ｈ°に。
パラレル選択信号ＰＡＲがローレベル゛Ｌ°になるので
、アンド回路６８が開状態に、アンド回路６６が閉状態
になる。
、アンド回路６８が開状態に、アンド回路６６が閉状態
になる。
つまり、この場合には画像データ（ビデオ信号）をシリ
アル（直列）転送で受領する状態になり、同図（ニ）に
示すようにシリアルに画像データが入力されたときに、
このシリアルデータはＤ−ＦＦ回路６７によって反転画
像クロックＣＬＯＣＫの立上りでラッチされて、このＤ
−ＦＦ回路８７のＱ出力がアンド回路６８及びオア回路
５９を介して同図（ホ）に示すようにビデオ信号ＶＩＤ
ＥＯ０ＵＴＩとして出力される。
アル（直列）転送で受領する状態になり、同図（ニ）に
示すようにシリアルに画像データが入力されたときに、
このシリアルデータはＤ−ＦＦ回路６７によって反転画
像クロックＣＬＯＣＫの立上りでラッチされて、このＤ
−ＦＦ回路８７のＱ出力がアンド回路６８及びオア回路
５９を介して同図（ホ）に示すようにビデオ信号ＶＩＤ
ＥＯ０ＵＴＩとして出力される。
次に、セレクト信号５ＥＬＬ、５ＥＬ２が各々”Ｈ”
、’Ｌ” （１，Ｏ）のときには、アンド回路５８の
出力がＬ°になってシリアル選択信号ＳＥＲがＬ°に、
パラレル選択信号ＰＡＲがＨ°になるので、アンド回路
６８が閉状態に。
、’Ｌ” （１，Ｏ）のときには、アンド回路５８の
出力がＬ°になってシリアル選択信号ＳＥＲがＬ°に、
パラレル選択信号ＰＡＲがＨ°になるので、アンド回路
６８が閉状態に。
アンド回路６６が開状態になる。
つまり、この場合には画像データ（ビデオ信号）をパラ
レル（並列）転送で受領する状態になり、しかもセレク
ト信号５ＥＬＬのみが°Ｈ°であるのでアンド回路６１
のみが開状態になり、同図（す）に示す信号Ｂ′がオア
回路６４からロード信号ＬＯＡＤとして出力され、すな
わち２個の画像クロックＣＬＯＣＫで１個のロード信号
ＬＯＡＤが出力されて並−直変換器６５に入力されるの
で、ビデオ信号を２ビツトのパラレル転送で受領する状
態になる。
レル（並列）転送で受領する状態になり、しかもセレク
ト信号５ＥＬＬのみが°Ｈ°であるのでアンド回路６１
のみが開状態になり、同図（す）に示す信号Ｂ′がオア
回路６４からロード信号ＬＯＡＤとして出力され、すな
わち２個の画像クロックＣＬＯＣＫで１個のロード信号
ＬＯＡＤが出力されて並−直変換器６５に入力されるの
で、ビデオ信号を２ビツトのパラレル転送で受領する状
態になる。
したがって、この場合には例えば同図（オ）に示すよう
に並−直変換器６５の入力端子Ｈ，Ｇにパラレルに画像
データが入力されたとき、ロード信号ＬＯＡＤ入力後の
最初の反転画像クロックＣＬＯＣＫの立上りで並−直変
換器６５のシリアル出力端子ＳＯからは入力端子Ｈへの
入力信号が出力されてアンド回路６６及びオア回路６９
を介して出力され、次の反転画像クロックＣＬＯＣＫの
立上りで入力端子Ｇへの入力が出力され、同様に次のロ
ード信号ＬＯＡＤでは最初の反転画像クロックＣＬＯＣ
Ｋの立上りで入力端子Ｈへの次の入力が出力され、次の
反転画像クロックＣＬＯＣＫの立上りで入力端子Ｇへの
入力が出力される、というように入力端子Ｈ，Ｇへの入
力が交互に出力されて、同図（ワ）に示すようなビデオ
信号ＶＩＤＥＯ０ＵＴ２が出力される。なお、同図（オ
）に示す端子■（への入力信号の内の斜線を付して示す
部分は不良信号でも問題はない。
に並−直変換器６５の入力端子Ｈ，Ｇにパラレルに画像
データが入力されたとき、ロード信号ＬＯＡＤ入力後の
最初の反転画像クロックＣＬＯＣＫの立上りで並−直変
換器６５のシリアル出力端子ＳＯからは入力端子Ｈへの
入力信号が出力されてアンド回路６６及びオア回路６９
を介して出力され、次の反転画像クロックＣＬＯＣＫの
立上りで入力端子Ｇへの入力が出力され、同様に次のロ
ード信号ＬＯＡＤでは最初の反転画像クロックＣＬＯＣ
Ｋの立上りで入力端子Ｈへの次の入力が出力され、次の
反転画像クロックＣＬＯＣＫの立上りで入力端子Ｇへの
入力が出力される、というように入力端子Ｈ，Ｇへの入
力が交互に出力されて、同図（ワ）に示すようなビデオ
信号ＶＩＤＥＯ０ＵＴ２が出力される。なお、同図（オ
）に示す端子■（への入力信号の内の斜線を付して示す
部分は不良信号でも問題はない。
また、セレクト信号５ＥＬＬ、５ＥＬ２が各々”Ｌ”、
”Ｈ” （０，１）のときにも画像データ（ビデオ信
号）をパラレル（並列）転送で受領する状態になり、し
かもセレクト信号５ＥＬ２のみが°Ｈ°であるのでアン
ド回路６２のみが開状態になり、同図（ヌ）に示す信号
Ｃ′がオア回路６４からロード信号ＬＯＡＤとして出力
され、すなわち４個の画像クロックＣＬＯＣＫで１個の
ロード信号ＬＯＡＤが出力されて並−直変換器６５に入
力されるので、ビデオ信号（画像データ）を４ビツトの
パラレル転送で受領する状態になる。
”Ｈ” （０，１）のときにも画像データ（ビデオ信
号）をパラレル（並列）転送で受領する状態になり、し
かもセレクト信号５ＥＬ２のみが°Ｈ°であるのでアン
ド回路６２のみが開状態になり、同図（ヌ）に示す信号
Ｃ′がオア回路６４からロード信号ＬＯＡＤとして出力
され、すなわち４個の画像クロックＣＬＯＣＫで１個の
ロード信号ＬＯＡＤが出力されて並−直変換器６５に入
力されるので、ビデオ信号（画像データ）を４ビツトの
パラレル転送で受領する状態になる。
更に、セレクト信号５ＥＬＬ、５ＥＬ２が各々’Ｈ−，
”Ｈ” （１，１）のときにも画像データ（ビデオ信
号）をパラレル（並列）転送で受領する状態になり、し
かもセレクト信号ＳＥ’ＬＬ、２がいずれもＨ°である
のでアンド回路６３のみが開状態になり、同図（ル）に
示す信号Ｄ′がオア回路６４からロード信号ＬＯＡＤと
して出力され、すなわち８個の画像クロックＣＬＯＣＫ
で１個のロード信号ＬＯＡＤが出力されて並−直変換器
６５に入力されるので、ビデオ信号（画像データ）を８
ビツトのパラレル転送で受領する状態になる。
”Ｈ” （１，１）のときにも画像データ（ビデオ信
号）をパラレル（並列）転送で受領する状態になり、し
かもセレクト信号ＳＥ’ＬＬ、２がいずれもＨ°である
のでアンド回路６３のみが開状態になり、同図（ル）に
示す信号Ｄ′がオア回路６４からロード信号ＬＯＡＤと
して出力され、すなわち８個の画像クロックＣＬＯＣＫ
で１個のロード信号ＬＯＡＤが出力されて並−直変換器
６５に入力されるので、ビデオ信号（画像データ）を８
ビツトのパラレル転送で受領する状態になる。
したがって、同図（力）に示すように並−直変換器６５
の各入力端子Ｈ−Ａにパラレルに画像データが入力され
たとき、ロード信号ＬＯＡＤ入力後の最初の反転画像ク
ロックＣＬＯＣＫの立上りで並−直変換器６５のシリア
ル出力端子ＳＯからは入力端子Ｈへの入力信号が出力さ
れてアンド回路６Ｂ及びオア回路６９を介して出力され
、次の反転画像クロックＣＬＯＣＫの立上りで入力端子
Ｇへの入力が出力され、更に次の反転画像クロックＣＬ
ＯＣＫの立上りで入力端子Ｆへの入力が出力され、以後
同様にして各反転画像クロック６１０ＧＫの立上り毎に
順次入力端子Ｅ、Ｄ、Ｃ，Ｂ。
の各入力端子Ｈ−Ａにパラレルに画像データが入力され
たとき、ロード信号ＬＯＡＤ入力後の最初の反転画像ク
ロックＣＬＯＣＫの立上りで並−直変換器６５のシリア
ル出力端子ＳＯからは入力端子Ｈへの入力信号が出力さ
れてアンド回路６Ｂ及びオア回路６９を介して出力され
、次の反転画像クロックＣＬＯＣＫの立上りで入力端子
Ｇへの入力が出力され、更に次の反転画像クロックＣＬ
ＯＣＫの立上りで入力端子Ｆへの入力が出力され、以後
同様にして各反転画像クロック６１０ＧＫの立上り毎に
順次入力端子Ｅ、Ｄ、Ｃ，Ｂ。
Ａへの各入力信号が出力されて、同図（ヨ）に示すよう
なビデオ信号ＶＩＤＥＯ０ＵＴ３が出力される。なお、
パラレル入力の時間Ｔの間のデータは不良でもよい。
なビデオ信号ＶＩＤＥＯ０ＵＴ３が出力される。なお、
パラレル入力の時間Ｔの間のデータは不良でもよい。
このようにしてシリアルに転送される画像データ（ビデ
オ信号）を画像クロックに同期させる回路と、パラレル
に転送される画像データを画像クロックに同期させて並
列−直列変換する回路及びそのときのビット構成を選択
する回路とを備えて。
オ信号）を画像クロックに同期させる回路と、パラレル
に転送される画像データを画像クロックに同期させて並
列−直列変換する回路及びそのときのビット構成を選択
する回路とを備えて。
指定された転送方式に従ってシリアル転送、２ビツトパ
ラレル転送、４ビツトパラレル転送、８ビツトパラレル
転送のいずれでも画像データを受領することができる。
ラレル転送、４ビツトパラレル転送、８ビツトパラレル
転送のいずれでも画像データを受領することができる。
このように、この画像処理装置では画像データを直列転
送及び並列転送のいずれでも受領できる機能を備えたの
で、画像処理装置側の画像データ転送方式が変わった場
合でも対応することができる。
送及び並列転送のいずれでも受領できる機能を備えたの
で、画像処理装置側の画像データ転送方式が変わった場
合でも対応することができる。
なお、上記実施例においては、この発明を画像形成装置
としてのレーザプリンタの画像処理装置に実施した例に
ついて述べたが、画像形成装置はこれに限るものでない
ことは勿論である。
としてのレーザプリンタの画像処理装置に実施した例に
ついて述べたが、画像形成装置はこれに限るものでない
ことは勿論である。
勿ニー」
以上説明したように、この発明によれば、画像処理装置
側の画像データの転送方式が変わった場合でも対応する
ことができる。
側の画像データの転送方式が変わった場合でも対応する
ことができる。
第１図はこの発明を実施した画像形成装置における画像
書込み制御部の要部回路図。 第２図は同じくその画像形成装置の機構部の一例を示す
概略構成図、 第３図は同じくその画像処理コントローラ及びエンジン
ドライバのブロック図。 第４図は同じくその画像データ転送の説明に供するタイ
ミング図である。 ３１・・・画像処理コントローラ ４１・・・エンジンドライバ ４６・・・画像書込み制御部 ６５・・・並−直変換器 第１図
書込み制御部の要部回路図。 第２図は同じくその画像形成装置の機構部の一例を示す
概略構成図、 第３図は同じくその画像処理コントローラ及びエンジン
ドライバのブロック図。 第４図は同じくその画像データ転送の説明に供するタイ
ミング図である。 ３１・・・画像処理コントローラ ４１・・・エンジンドライバ ４６・・・画像書込み制御部 ６５・・・並−直変換器 第１図
Claims (1)
- １ 画像処理装置から転送される画像データを直列転送
で受領する第１の手段と、前記画像データを並列転送で
受領する第２の手段と、前記第１の手段と第２の手段と
を切換える切換手段とを備えたことを特徴とする両像形
成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61292035A JPS63144656A (ja) | 1986-12-06 | 1986-12-06 | 画像形成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61292035A JPS63144656A (ja) | 1986-12-06 | 1986-12-06 | 画像形成装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63144656A true JPS63144656A (ja) | 1988-06-16 |
Family
ID=17776683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61292035A Pending JPS63144656A (ja) | 1986-12-06 | 1986-12-06 | 画像形成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63144656A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61114652A (ja) * | 1984-11-09 | 1986-06-02 | Canon Inc | 画像処理システム |
| JPS61208093A (ja) * | 1985-03-11 | 1986-09-16 | 三洋電機株式会社 | ドツト表示駆動用集積回路 |
-
1986
- 1986-12-06 JP JP61292035A patent/JPS63144656A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61114652A (ja) * | 1984-11-09 | 1986-06-02 | Canon Inc | 画像処理システム |
| JPS61208093A (ja) * | 1985-03-11 | 1986-09-16 | 三洋電機株式会社 | ドツト表示駆動用集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5744929A (en) | Stepping motor drive control device for an electronic apparatus | |
| JP3224480B2 (ja) | カラー画像処理装置 | |
| EP1447967B1 (en) | Synchronization signal generator and image forming apparatus | |
| JP2856149B2 (ja) | 電子写真プリンタ | |
| US5107278A (en) | Image forming apparatus | |
| JP3431686B2 (ja) | 画像データ変換装置 | |
| JP6765851B2 (ja) | データ処理装置および画像形成装置 | |
| US4905091A (en) | Recording data processor | |
| US4731673A (en) | Image output device | |
| JPH0717077A (ja) | 画像形成装置 | |
| EP0622948B1 (en) | Image processing apparatus and method | |
| US5701182A (en) | Color image forming apparatus and method thereof | |
| JPH05241436A (ja) | 画像記録装置 | |
| JPH01241444A (ja) | レーザプリンタ | |
| US6072593A (en) | Image forming apparatus system | |
| JPS59164568A (ja) | カラ−画像再生装置 | |
| JPH05265298A (ja) | 画像記録装置 | |
| JPH0596780A (ja) | 画像記録装置 | |
| JPH03253173A (ja) | 画像形成装置 | |
| JPH07156443A (ja) | 画像形成装置 | |
| JP3173825B2 (ja) | 画像データ処理装置 | |
| JPH06262802A (ja) | 画像形成装置 | |
| JPH04212563A (ja) | 画像記録装置 | |
| JP2003063064A (ja) | マルチビーム画像形成装置 | |
| JPS6323464A (ja) | フアクシミリ兼用印字装置 |