JPS6314469A - フオトセンサアレイ装置およびその製造方法 - Google Patents

フオトセンサアレイ装置およびその製造方法

Info

Publication number
JPS6314469A
JPS6314469A JP61158956A JP15895686A JPS6314469A JP S6314469 A JPS6314469 A JP S6314469A JP 61158956 A JP61158956 A JP 61158956A JP 15895686 A JP15895686 A JP 15895686A JP S6314469 A JPS6314469 A JP S6314469A
Authority
JP
Japan
Prior art keywords
substrate
photosensor array
array device
wiring
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61158956A
Other languages
English (en)
Inventor
Tsuneo Miyake
三宅 常夫
Toru Nakagawa
徹 中川
Shuji Masumura
増村 修司
Akira Matsuno
明 松野
Naoya Tsurumaki
直哉 鶴巻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Komatsu Ltd
Original Assignee
Komatsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Komatsu Ltd filed Critical Komatsu Ltd
Priority to JP61158956A priority Critical patent/JPS6314469A/ja
Publication of JPS6314469A publication Critical patent/JPS6314469A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Facsimile Heads (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、ファクシミリ、産業用視覚検査装置等の入力
部に用いられるフォトセンサアレイ装置およびその製造
方法に係り、特に、同一基板上にセンサ部と駆動回路部
とを接続する配線部の構造に関する。
[従来技術およびその問題点] 光電変換層に、水素化アモルファスシリコン(a−3i
 :H)等のアモルファス半導体薄膜あるいは硫化カド
ミウム(CdS)、セレン化カドミウム(CdSe)等
の多結晶薄膜を用いたフォトセンサを多数個配列してな
るフォトセンサアレイ装置は、縮小光学系を必要としな
い密着型イメージセンサとして、小型の原稿読み取り装
置等への幅広い利用が注目されている。
密着型イメージセンサにおいては、第3図(a)(b)
に示す如く例えば長尺のガラス板100上に、下部電極
101と透光性の上部電極102とによって光電変換層
103を挟んだサンドインチ型のフォトセンサ104が
複数個(例えば8ドツト/朋の場合日本工業規格A列4
番用としては1728個、同規格B列4番用としては2
048個)並設されており、各フォトセンサは接続手段
を介して駆動回路および信号処理回路に接続されている
。
そして駆動回路および信号処理回路がフォトセンサと同
一基板上にICチップ105としてANmされている場
合には、接続手段はワイヤボンディングであり、両回路
とフォトセンサとがポンデノングワイヤ106を介して
夫々接続されている。
又、別基板に配設されている場合には、接続手段として
は2つの基板間をつなぐワイヤボンディングを用いるか
又は、異方性導電膜、導電性エラスティックコネクタ等
が用いられる。しかしながら、センサ幅が増大するにつ
れて、接続箇所が大幅に増大し、作業性が低下する。ま
た、配線長が増大し、抵抗値の増加による応答速度の低
下も無視し得ない問題となっている。
また、配線パターンをマトリックス化し、配線数および
駆動回路の簡略化をはかる方法も提案されている。
この方法を、例えば8ビット/a+、 216i#I画
素数1728個のラインセンサに適用した場合32行×
54列=1728すなわち32本+54本=86本の配
線ラインが必要であり、これらの配線ラインと回路との
接続工程が繁雑で作業性の低下や歩留りの低下を招き、
コストが増大するという問題がある。
また、マトリックス配線では、絶縁膜を介して配線が立
体交叉するため、工程が複雑である上、配線容量が増大
する等の問題がある。
従って、イメージセンサにおけるセンサ幅の増大および
解像度の向上には限界があった。
本発明は、前記実情に鑑みてなされたもので、製造が容
易で信頼性の高いフォトセンサアレイ装置を提供するこ
とを目的とする。
[問題点を解決するための手段] そこで本発明では、基板として、複数枚のセラミック基
板の1ifJ層体からなる多層セラミック基板を用い、
各セラミック基板間および表面および又は裏面に配線パ
ターンを配設し、これらを該セラミック基板の所定位置
に穿孔せしめられた貫通孔(スルーホール)を介して接
続すると共に、表面にフォトセンサアレイを配設するよ
うにしている。
また、本発明の方法によれば、複数枚のグリーンシート
と称されている焼成前のセラミック基板上に、スルーホ
ールを穿孔すると共に所定の配線パターンを形成した後
、これらを重ね合わせて熱圧着して焼成し、更に、表面
にフォトセンサアレイを形成すると共に必要に応じて、
裏面又は表面に、駆動および処理回路用ICを固着せし
めるようにしている。
[作用] 本発明によれば、多層セラミック基板を使用し、各セラ
ミック基板上に形成された配線パターンをスルーホール
を介して接iするようにしているため、ワイヤボンディ
ング法等を用いる接続に比べて製造が容易で位置ずれも
なく、パターン設計にも自由度が増え、信頼性の高いも
のとなっている。また、各層の配線パターン間は、セラ
ミック基板であり、層間Ii!!縁膜を用いた多層配線
の場合に比べ、距離が大であるため、配線パターン間の
容量を低減することができ、センサの応答速度の高速化
をはかることが可能となる。
また、本発明の方法によれば、焼成前のセラミック基板
すなわちグリーンシートに、スルーホー・ルを穿孔した
後、配線パターンを形成し、必要な枚数のセラミック基
板を重ね合わせて焼成することにより、多層の配線パタ
ーンの形成とセラミック基板の焼成とが同時に行なわれ
、これにセンサ部を配設すれば良いため、製造が極めて
容易である。
[実施例] 以下、本発明の実施例について、図面を参照しつつ詳細
に説明する。
このフォトセンサアレイ装置は、第1図(a)および(
b)に示す如< 260tny+X 30mr+厚さ0
.5開のアルミナグリーンシートからなる第1の基板1
、第2の基板2および第3の基板3の積層体からなり、
該第1の基板1の表面には、プレーナ型の光電変換素子
4が5.75ドツト/闇の密度で1250本1列に配列
され、センサ部Sが形成されると共に、前記第2の基板
および前記第3の基板の表面には夫々、駆動および信号
処理を行なうだめの第1および第2の回路系5,6が配
設され、更に、第3の基板の裏面には、配線パッド7が
配設されチップ部品8が搭載されてなるものである。
前記光電変換素子は第1図(b)に平面図を承り如く素
子毎に分割形成されたタングステン(W>系の厚膜パタ
ーンからなる分割電極4aおよび共通電極4bと、これ
らを覆うように形成された帯状の水素化アモルファスシ
リコン層からなる光電変換層4Cとから構成されており
、各分割電極は、第1の基板に穿孔せしめられたスルー
ホールト11を介して第2の基板上の第1の回路系の各
パターンに夫々接続されている。
また、該第1の回路系5の各パターンは、W系の厚膜パ
ターンからなり第2の基板2に穿孔せしめられたスルー
ホールト12を介して第3の基板上の第2の回路系6の
各パターンに夫々接続されている。
更に、該第2の回路系6の各パターンは、W系の厚膜パ
ターンからなり、第3の基板3に穿孔せしめられたスル
ーホールH3を介して第3の基板の裏面に形成された配
線パッド7上のチップ部品8に接続されている。
次に、このフォトセンサアレイ装置の製造方法について
説明する。
まず、260 mm X 30 txr+、厚さ0.5
mmのアルミナグリーンシートを3枚用意し、夫々に対
し、所定位置にスルーホールト+1.N2.N3をピア
シング法により穿孔する。
次いで、W系の厚WA導体ペーストを用いて、スクリー
ン印刷法により、第1の基板表面に、5ドツト/mtr
で幅100虜の分割電極4aおよび共通電極4bを形成
する。
更に、同様にして・スクリーン印刷法により、第2の基
板表面に第1の回路系5の各パターンを、第3の基板表
面に第2の回路系6の各パターンを第3の基板の裏面に
配線パッドを夫々形成する。
そして、これら3枚の基板を重ねて熱圧着した後、窒素
(N2)および水素(N2)の混合ガス中で1400〜
1600℃に加熱し焼成する。このとき、各パターンに
は13±0.5%の収縮が起る。従って、あらかじめ、
収縮分だけ補正しておくようにするとよい。
この後、第1の基板表面の分割電極4aおよび共通電極
4bを覆うように、メタルマスクを用いてプラズマCV
D法により、光電変換層としての水素化アモルファスシ
リコン層を形成する。
そして最後に、(第3の基板の)裏面に、チップ部品を
実装し、フォトセンサアレイ装置が完成する。
このようにして形成されたフォトセンサアレイ装置は、
コンパクトでかつ製造が極めて容易であり、設計の自由
度が増え、また、多層配線の場合のような、位置ずれに
よる歩留り低下もなく、信頼性も高いものとなっている
。
また、各配線パターン間の距離は、各基板の厚さに等し
く、j2=0.5mInもあるため、配線容量C=εε
O8/iが通常のマトリックス配線の1−1〜10虜の
場合に比べ小さくなる。従って、応答速度が大幅に向上
する 次に、本発明の他の実施例について説明する。
第2図(a) 、 (b)および(c)は、夫々サンド
イッチ型の光電変ei子を用いたフォトセンサアレイ装
置の表面、裏面および断面を示す図である。
(第2図(c)は第2図(a) (b)のB−Blli
面を示す。) このフォトセンサアレイHffiは、200a#lX3
0賭厚さ0.4m+のアルミナグリーンシートからなる
第1の基板11および第2の基板12との積層体からな
り、該第1の基板11の表面には、サンドイッチ型の光
電変換素子13が、7.7ドツト/ ramで1188
個1列に配列されてセンサ部S′を構成しており、前記
第2の基板の表面には配線パターン14が配設されると
共に裏面には配線バッド15が配設され、これに、フラ
ットパッケージ型の駆動用IC16が搭載されてなるも
のである。
前記センサ部S′は、所定の形状に分割形成された膜厚
2pのモリブデン(Mo ) 薄膜からなる下部に4i
13aと、500へのアモルファスシリコン(a−8i
 ) p層、1−のアモルファスシリコン1層、200
へのアモルファスシリコンnjlの3層からなる光雷変
換筈13bと、酸化インジウム錫(ITO>層からなる
透光性の上部電極13Cとが順次積層せしめられてなり
、下部電極の各パターンは第1の基板に穿孔せしめられ
た1188個のスルーホールト11′、配線パターン1
4および第2の基板に穿孔せしめられたスルーホール)
−12’ を介して裏面の駆動用IC16の所定ピンに
夫々接続されていると共に、下部電極13cもまた、ス
ルーホールH3’ 、H2’を介して裏面側の配線バッ
ド15の所定位置に接続されている。
このフォトセンサアレイ装置は、次のようにして製造さ
れる。
まず、第1および第2の基板として200 舖X30m
In1厚さ0.4mmのアルミナグリーンシートを2枚
用意し、夫々に対し、ピアシング法により所定位置にス
ルーホールH1’ 、H2’ 、H3′を穿孔する。
次いで、第1の基板表面にスパッタリング法により、膜
厚2 、tmのモリブデン薄膜を堆積した後、フォトリ
ソ法によりこれをパターニングし、モリブデン薄校パタ
ーンからなる下部電極13aを形成する。
続いて、第2の基板の表面および裏面に、同様にしてモ
リブデンi’i?IIQパターンからなる配線パターン
14および配線パターン15を形成する。
そして、第1および第2の基板を熱圧着し、焼成する。
更に、断線の有無を検査した後、第1の基板表面の下部
電極13a上にプラズマCVD法によりメタルマスクを
介して、アモルファスシリコンn層、アモルファスシリ
コンi@、アモルファスシリコンn層を順次積層し光電
変換層13bを形成する。そして、スパッタリング法に
より、メタルマスクを介して、この上層に酸化インジウ
ム錫層からなる上部電極13cを形成する。
最後に、第2の基板の裏面の配線バッド15の所定位置
に駆動用l016を固着せしめられて、第2図(a)(
b)および(C)に示したフォトセンサアレイが完成゛
する。
このようにして形成されたフォトセンサアレイ装置は、
各パターンがフォトリソ法によってバターニングされて
いるため、微細かつ高精度であるため、高密度で信頼性
の高いものとなっている。
また、フラットパッケージ型の駆動用ICが使用でき、
作業性および信頼性が共に向上する。
更に、前記実施例と同様に、歩留りが向上する上、応答
速度も高いものとなっている。
なお、実施例では、ブレーナ型およびサンドイッチ型の
光電変換素子を用いたフォトセンサアレイ装置について
説明したが、この型に限定されることなく適宜変更可能
である。
また、ラインセンサの他、2次元にセンサを配置した2
次元マトリックスセンサ、上層にカラーフィルタ層を配
設したカラーセンサ等にも適用可能であることはいうま
でもない。
更に、実施例では、複数枚のグリーンシートの[体を基
板として用いているが、一枚のグリーンシートの表裏の
パターンをスルーホールを介して接続し、表裏のパター
ンにフォトセンサアレイを接続すると共に裏面のパター
ンに駆動用ICを接続するようにしたフォトセンサアレ
イも有効である。
[効果] 以上説明してきたように、本発明によれば、基板として
複数枚のセラミック基板の積層体からなる多層セラミッ
ク基板を用い、各セラミック基板の間および表面および
又は裏面に配線パターンを配設して、これらを該セラミ
ック基板の所定位置に穿孔せしめられスルーホールを介
して接続するようにしているため、パターン設計に自由
度が増え、製造が容易で、応答速度が甲く信頼性の高い
フォトセンサアレイ装置を提供することが可能となる。
また、本発明の方法によれば、複数枚の焼成前のセラミ
ック基板に、スルーホールおよび配線パターンを形成し
た後、これらを重ね合わせて熱圧着した後、焼成し、多
層配線構造を有する多層セラミック基板を形成した後、
表面に複数のフォトセンサを配列するようにしているた
め、製造が極めて容易である。
【図面の簡単な説明】
第1図(a)および(b)は、本発明実施例のフォトセ
ンサアレイ装置を示す図、第2図(a) (b)および
fc)は、本発明の他の実施例のフォトセンサアレイ装
置を示す図、第3図(a)および(b)は従来例のフォ
トセンサアレイ装置を示す図である。 100・・・ガラス基板、13a、101・・・下部電
極、13G、102・・・上部電極、4c、13b。 103・・・光電変換層、4.13.104・・・光電
変換素子、105・・・ICチップ、106・・・ボン
ディングワイヤ、1.11・・・第1の基板、2.12
・・・第2の基板、3・・・第3の基板、4a・・・分
割電極、s、s’・・・センサ部、5・・・第1の回路
系、6゛・・・第2の回路系、7.15・・・配線バッ
ド、8・・・チップ部品、14・・・配線パターン、1
6・・・駆動用IC1H1,ト12 、  ト13. 
  H1’   、   H2’   、   H3’
   ・・・ スルーホール。 A′ 第1図(0) 第1図(b) 第2図(Q)

Claims (4)

    【特許請求の範囲】
  1. (1)複数枚のセラミック基板の積層体からなり、基板
    間表面および又は裏面に配線パターンを配設してなる多
    層セラミック基板と、 該多層セラミック基板の表面に配設された複数個のフォ
    トセンサとを有してなり、 前記フォトセンサと、各配線パターンとの接続は、各セ
    ラミック基板内に穿孔せしめられたスルーホールを介し
    てなされていることを特徴とするフォトセンサアレイ装
    置。
  2. (2)複数枚の焼成前のセラミック基板上の所定位置に
    夫々スルーホールを穿孔する工程と、配線パターンを形
    成する配線パターンの形成工程と、 これらのセラミック基板を重ね合わせ熱圧着した後に焼
    成し、多層セラミック基板を形成する工程と、 該多層セラミック基板上にフォトセンサを形成する工程
    とを含むことを特徴とするフォトセンサアレイ装置の製
    造方法。
  3. (3)前記配線パターンの形成工程は、スクリーン印刷
    法による、導体パターンの形成工程であることを特徴と
    する特許請求の範囲第(2)項記載のフォトセンサアレ
    イ装置の製造方法。
  4. (4)前記配線パターンの形成工程は、高融点金属から
    なる薄膜を堆積する工程と、 該薄膜をフォトリソ法により選択的にエッチングする工
    程とを含むことを特徴とする特許請求の範囲第(2)項
    記載のフォトセンサアレイ装置の製造方法。
JP61158956A 1986-07-07 1986-07-07 フオトセンサアレイ装置およびその製造方法 Pending JPS6314469A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61158956A JPS6314469A (ja) 1986-07-07 1986-07-07 フオトセンサアレイ装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61158956A JPS6314469A (ja) 1986-07-07 1986-07-07 フオトセンサアレイ装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPS6314469A true JPS6314469A (ja) 1988-01-21

Family

ID=15683016

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61158956A Pending JPS6314469A (ja) 1986-07-07 1986-07-07 フオトセンサアレイ装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPS6314469A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004361402A (ja) * 2003-06-02 2004-12-24 Ge Medical Systems Global Technology Co Llc X線及びct画像検出器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004361402A (ja) * 2003-06-02 2004-12-24 Ge Medical Systems Global Technology Co Llc X線及びct画像検出器

Similar Documents

Publication Publication Date Title
US4202007A (en) Multi-layer dielectric planar structure having an internal conductor pattern characterized with opposite terminations disposed at a common edge surface of the layers
JP2996510B2 (ja) 電子回路基板
JP3547146B2 (ja) 集積回路用パッケージ
JP5550280B2 (ja) 多層配線基板
TWI761171B (zh) 面板裝置及面板裝置的製造方法
CN116897613B (zh) 触控显示面板、触控显示装置、触控显示母板
US4193082A (en) Multi-layer dielectric structure
CN113506810B (zh) 面板装置及面板装置的制造方法
JP3988250B2 (ja) 多層回路基板の製造方法
CN114625273B (zh) 触控显示面板及电子设备
CN100501952C (zh) 具有埋入被动元件的晶粒承载用封装基板及其制造方法
CN114975567B (zh) 显示面板、显示装置及显示面板的制备方法
JP3091378B2 (ja) セラミック多層基板
JPH05226841A (ja) セラミック多層基板
JPH0727989B2 (ja) セラミックパッケージ型半導体装置の製造方法
WO1999052337A1 (en) Printed-circuit board with bypass capacitor for mounting integrated circuit, and method of manufacture
JPH0750462A (ja) 電子回路基板
CN110221723A (zh) 触控面板制作方法、触控面板及电子装置
CN212486890U (zh) 叠构结构及触控传感器
JP2630232B2 (ja) 多層配線基板の製造方法
JP2002171036A (ja) 多層基板
JPH0697660A (ja) 多層セラミック基板及びその製造方法
JPS63239999A (ja) セラミツク多層積層体の製造方法
JPS61244035A (ja) バンプ電極の接続方法
CN114258201A (zh) 叠构结构的制备方法、叠构结构及触控传感器