JPS63145568A - 情報処理装置システム - Google Patents

情報処理装置システム

Info

Publication number
JPS63145568A
JPS63145568A JP29323086A JP29323086A JPS63145568A JP S63145568 A JPS63145568 A JP S63145568A JP 29323086 A JP29323086 A JP 29323086A JP 29323086 A JP29323086 A JP 29323086A JP S63145568 A JPS63145568 A JP S63145568A
Authority
JP
Japan
Prior art keywords
request
information processing
processing device
storage means
use display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29323086A
Other languages
English (en)
Inventor
Megumi Koganezawa
小金澤 恵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP29323086A priority Critical patent/JPS63145568A/ja
Publication of JPS63145568A publication Critical patent/JPS63145568A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は複数の情報処理装置を相互に接続したシステム
に関し、特に複数の情報処理装置間における処理要求の
制御に関する。
(従来の技術) 従来、この種の情報処理装置では第1の情報処理装置か
ら第2の情報処理装置への処理要求を格納する要求格納
手段と、それに対応する使用中表示手段とがただ一組し
か置かれていなかった。したがって、処理要求を送出す
るたびに使用中表示手段をセットし、要求格納手段に処
理要求を格納した後、第1の情報処理装置から第2の情
報処理装置へ処理要求を送出していた。これによって第
2の情報処理装置では、処理要求によってマイクロプロ
グラムに対して割込みを発生させ、要求が処理されたと
きに使用中表示手段をリセットするという一連の動作を
行っていた。
(発明が解決しようとする問題点) 上述した従来の情報処理システムでは第1の情報処理装
置から第2の情報処理装置への処理要求が複数あった場
合に、1番目の処理要求によって使用中表示手段がセッ
トされてから要求格納手段に格納されている。そこで、
第2の情報処理装置に対して処理要求が送出され、第2
の情報処理装置がマイクロプログラムに対して割込みを
発生させ、処理要求がマイクロプログラムによって処理
されて使用中表示手段がリセットされるまで、2番目以
降の処理要求を送出することかできない。
このため、処理要求を送出するまでの待ち時間が畏〈な
り、システムの性能を低下させてしまうという欠点があ
る。
本発明の目的は、第1の情報処理装置から使用中が表示
されていない要求格納要素を有する第2の情報処理装置
を選択して処理要求を送出し、第2の情報処理装置内で
は処理要求があったときに加算され、処理要求を処理し
たときに減算されるように計数して処理を実行し、計数
出力がOではないときにはマイクロプログラムに対して
割込みを発生し、マイクロプログラムでは使用中が表示
されている要求格納要素の処理要求を選択して処理を実
行し、使用中の表示をリセットすることによって上記欠
点を除去し、処理要求の送出待ち時間を短縮できるよう
に構成した情報処理装置システムを提供することにある
(問題点を解決するための手段) 本発明による情報処理装置システムは、第1および第2
の情報処理装置を含む複数の情報処理装置から成るもの
である。
上記において、第1および第2の情報処理装置の中間に
は要求格納手段と、使用中表示手段と、使用中表示設定
手段とを具備し、第2の情報処理装置は計数手段と、割
込み発生手段と、ハイクロプログラム制御部とを具備し
て構成したものである。
要求格納手段は、第1の情報処理装置から第2の情報処
理装置への処理要求分格納するための複数の要素より成
るものである。
使用中表示手段は、要求格納手段の各要素に対応して使
用中2表示するためのものである。
使用中表示設定手段は、第1の情報処理装置が第2の情
報処理装置に対して処理要求を送出するに際して、使用
中表示手段において使用中が表示されていない要素を選
択し、対応する要求格納手段の要素に処理要求を格納し
、使用中表示をセットするためのものである。
計数手段は、処理要求が送出されたときに1だけ加算さ
れ、処理要求が実行されたときに1だけ減算されるよう
に計数するためのものである。
割込み発生手段は、計数手段の出力がOではないときに
はマイクロプログラムに対して割込みを発生するための
ものである。
マイクロプログラム制御部は、マイクロプログラムの実
行中には要求格納手段の各要素のうちで対応する使用中
表示手段の要素により使用中が表示されている処理要求
を選択して処理し、使用中表示手段をリセットするため
のものである。
(実施例) 次に1本発明について図面を参照して説明する。
第1図は、本発明による情報処理装置の一実施例を示す
ブロック図である。第1図において、lは第1の情報処
理装置、2は第2の情報処理装置、3は要求格納手段、
4は使用中表示手段、5は使用中表示設定手段、6は計
数手段、7は割込み発生手段、8はマイクロプログラム
制御部である。
第1図において、複数の要素より成る要求格納手段3は
第1の情報処理装置】から第2の情報処理装置2への処
理要求全格納し、使用中表示手段4は要求格納手段3の
各要素に対応して置かれたものである。
使用中表示設定手段5は、要求格納手段3の各要素、お
よび使用中表示手段4の各要素のうち、処理要求を格納
できる一つの要求格納要素を選択し、対応する使用中表
示要素をセットする。マイクロプログラム制御部8では
、要求格納手段3の複数の要素のなかから対応する使用
中表示手段4の要素によって使用中が表示されている処
理要求を選択して処理し、使用中表示設定手段5では処
理実行後に使用中表示手段4をリセットする。
第2の情報処理装置2において計数手段6は。
処理要求があったときには1ずつ加算され、要求を処理
したときには1ずつ減算する。割込み発生手段7は、計
数手段6の出力が0ではなかった場合にはマイクロプロ
グラムに対して割込みを発生する。このとき、マイクロ
プログラム制御部8は割込み発生手段フからの割込みに
よって処理要求を受取って動作する。
次に、第1図を参照して動作を詳細に説明する。
いま、第1の情報処理装置1にかいて第2の情報処理装
置2への処理要求が発生すると、信号線13を介して使
用中表示設定手段5が起動される。
使用中表示設定手段Sは複数の要求格納手段3のうちで
対応する使用中表示手段4により使用中が表示されてい
ないものを選択し、(iJ@線13を介してこの位置を
指定する。選択された使用中表示手段4に対応する要求
格納手段3に信号線9を介して処理要求が格納され、使
用中表示手段4の各要素は信号線10を介して使用中表
示にセットされる。
このとき、信号線12を介して第2の情報処理装置f 
2の内部の計数手段6が1だけ加算され、これによって
計数手段6の出力がOではなくなる。
そこで、信号線16を介して割込み発生手段7が起動し
、割込み発生手段7により信号線17を介してマイクロ
プログラム制御部8に対して割込みが発生する。マイク
ロプログラム制御部8は割込み発生手段7からの割込み
を受取ると、使用中表示手段4のうちで使用中で表示さ
れている要素を選択し、対応する要求格納手段3から信
号線15を介して処理要素を受取ると、使用中格納手段
4から信号線11を介して使用中表示情報を受取り。
要求された処理を開始する。
マイクロプログラム制御部8が処理要求を受取ると、信
号線18を介して計数手段Bを1だけ減算するとともに
、信号線19を介して使用中表示設定手段5を起動させ
、受取られた処理要求が格納されている。要求格納手段
3に対応する使用中表示手段4をリセットするように指
示する。使用中表示手段4がリセットされると、対応す
る要求格納手段3に他の処理要求を格納することが可能
となる。
(発明の効果) 以上説明したように本発明は、第1の情報処理装置から
使用中が表示されていない要求格納要素を有する第2の
情報処理装置を選択して処理要求を送出し、第2の情報
処理装置内では処理要求があったときく加算され、処理
要求を処理したときに減算されるように計算して処理を
実行し、計算出力が0ではないときにはマイクロプログ
ラムに対して割込みを発生し、マイクロプログラムでは
使用中が表示されている要求格納要素の処理要求を選択
して処理を実行し、使用中の表示をリセットすることに
より処理要求の送出待ち時間が大幅に短縮されるので、
システムの性能を向上させることができるという効果が
ある。
【図面の簡単な説明】
第1図は1本発明による情報処理装置システムの一実施
例を示すブロック図である。 1.2・・・情報処理装置 3・・・要求格納手段 4・・・使用中表示手段 5・・・使用中表示設定手段 611@・計数手段 フ・・・割込み発生手段 8・命・マイク・ロブログラム制御部 9〜19・・・信号線

Claims (1)

    【特許請求の範囲】
  1. 第1および第2の情報処理装置を含む複数の情報処理装
    置から成る情報処理装置システムにおいて、前記第1お
    よび第2の情報処理装置の中間には、前記第1の情報処
    理装置から前記第2の情報処理装置への処理要求を格納
    するための複数の要素より成る要求格納手段と、前記要
    求格納手段の各要素に対応して使用中を表示するための
    複数の要素より成る使用中表示手段と、前記第1の情報
    処理装置が前記第2の情報処理装置に対して前記処理要
    求を送出するに際して前記使用中表示手段において使用
    中が表示されていない要素を選択し、対応する要求格納
    手段の要素に前記処理要求を格納し、使用中表示をセツ
    トするための使用中表示設定手段とを具備し、且つ、前
    記第2の情報処理装置は前記処理要求が送出されたとき
    に1だけ加算され、前記処理要求が実行されたときに1
    だけ減算されるように計数するための計数手段と、前記
    計数手段の出力が0ではないときにはマイクロプログラ
    ムに対して割込みを発生するための割込み発生手段と、
    前記マイクロプログラムの実行中には前記要求格納手段
    の各要素のうちで対応する使用中表示手段の要素により
    使用中が表示されている処理要求を選択して処理し、前
    記使用中表示手段をリセツトするためのマイクロプログ
    ラム制御部とを具備して構成したことを特徴とする情報
    処理装置システム。
JP29323086A 1986-12-09 1986-12-09 情報処理装置システム Pending JPS63145568A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29323086A JPS63145568A (ja) 1986-12-09 1986-12-09 情報処理装置システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29323086A JPS63145568A (ja) 1986-12-09 1986-12-09 情報処理装置システム

Publications (1)

Publication Number Publication Date
JPS63145568A true JPS63145568A (ja) 1988-06-17

Family

ID=17792110

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29323086A Pending JPS63145568A (ja) 1986-12-09 1986-12-09 情報処理装置システム

Country Status (1)

Country Link
JP (1) JPS63145568A (ja)

Similar Documents

Publication Publication Date Title
JPH02230455A (ja) 外部記憶装置の割込み制御方式
JPH0926885A (ja) マイクロプロセッサに対する多重優先度割込み要求のための制御回路および制御方法
JP2877095B2 (ja) マルチプロセッサシステム
JP2970082B2 (ja) 仮想クラスタ間通信処理装置
JPH05189232A (ja) 自動化装置およびその作動方法
JPH01124042A (ja) 仮想計算機システムにおける回線制御方式
JPS5913769B2 (ja) チヤネル制御装置
JP2595697B2 (ja) メッセージ処理システム
JP2972557B2 (ja) データ転送制御装置および制御方法
JPH05241986A (ja) 入出力命令リトライ方式
JPS6117033B2 (ja)
JP2976343B2 (ja) 起動受け付け方法
JPS6115450B2 (ja)
JPS63196903A (ja) プログラマブルコントロ−ラ
JPH02730B2 (ja)
JP2001323840A (ja) 自動車用制御ユニット
JPH01292413A (ja) 情報処理装置
JPH02133849A (ja) 受信データ転送処理方式
JPH02113363A (ja) マルチプロセッサシステムにおけるタイムスライス制御方式
JPH0157379B2 (ja)
JPH0535643A (ja) 全二重チヤネル入出力制御システム
JPH04316112A (ja) 電子計算機の処理能力調整方式
JPS6186857A (ja) 入出力制御方式
JPS6126092B2 (ja)
JPH02168315A (ja) リスト出力制御装置