JPS6314914B2 - - Google Patents
Info
- Publication number
- JPS6314914B2 JPS6314914B2 JP56127273A JP12727381A JPS6314914B2 JP S6314914 B2 JPS6314914 B2 JP S6314914B2 JP 56127273 A JP56127273 A JP 56127273A JP 12727381 A JP12727381 A JP 12727381A JP S6314914 B2 JPS6314914 B2 JP S6314914B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- constant voltage
- voltage value
- power supply
- heavy load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G19/00—Electric power supply circuits specially adapted for use in electronic time-pieces
- G04G19/08—Arrangements for preventing voltage drop due to overloading the power supply
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electromechanical Clocks (AREA)
- Electric Clocks (AREA)
Description
本発明は電子時計に係わり、特に比較的電圧が
高く、しかも内部抵抗が大きいリチウム電池等を
使用した電子時計に関する。 本発明の目的は、アラーム、ランプ等の重負荷
駆動時における電池電圧の変動を吸収し、電池電
圧が変動しても時計回路には安定した一定電圧を
供給することにより、重負荷駆動時でも安定した
性能を有する電子時計を得ることにある。 近年、リチウム電池の性能が向上し、時計用に
も一部使用が開始され、また時計の長寿命化を図
るうえでもリチウム電池が注目されている。 リチウム電池は通常３〜2.8（Ｖ）の電圧を有
し、電池容量は腕時計用の電池が３（Ｖ）で60〜
100（mAH）である。腕時計用相補型MOS・IC
は1.5（Ｖ）で充分に動作するので、２つのコンデ
ンサの直・並列スイツチング切り換えにより、電
池電圧の半分の電圧（約1.5（Ｖ））を作り出して、
この電圧で時計用ICを駆動することにより、時
計の電池寿命を長くさせることが周知である。こ
のような方法と、リチウム電池が有している自己
放電率が小さいという特性により、電池寿命が５
年〜７年という電子腕時計が実現できる。しか
し、実用化に際しては、リチウム電池の内部抵抗
が非常に大きいという弊害がある。それはラン
プ、アラームといつた動作時に非常な大電流を消
費する機能が時計に伴つた時に問題となる。 通常のリチウム電池の内部抵抗は、低温状態で
は100Ω程度となり、ランプ消費電流を10（mA）
とすれば 100（Ω）×10（mA）＝１（Ｖ） もの電圧降下を生じ、時計回路が電圧変動による
誤動作をきたす可能性が大きい。特に多桁マルチ
プレツクス駆動で駆動される液晶駆動部等を備え
た電子時計では、液晶駆動信号として電池電源の
他に、電池電源を昇圧した電源レベルを必要とす
るため、電池電源の微小な電圧変動に対しても、
大きな電圧変動をきたし、結果的に液晶表示部の
コントラスト低下等が起こる。 本発明は、かかる時計回路の誤動作を防止する
べく、電源を定電圧化し、かつ通常時と重負荷時
で定電圧化する電圧レベルを切り換えて、電池電
源のレベル変動が定電圧源に及ぼす影響を無く
し、さらに重負荷回路の動作を定電圧源の切り換
え動作に遅延させることで、恒常的に時計回路の
正常動作を保障せんとするものである。 以下、本発明の一実施例にもとづいて説明す
る。 第１図は、本発明に基づく一実施例のブロツク
図である。 １０１の破線内は時計用電子回路部、１０２の
破線内は昇圧回路を含む電源回路部である。１０
４は水晶発振器等の時間標準源と計時信号を作成
する分周回路である。１０４からの計時信号を入
力して、１０７の計時カウンタでは時間を計数す
る。１０９は表示デコーダ及び表示駆動回路であ
つて、１０７の計時カウンタの計数データ（１０
８のアラーム用計時カウンタの計数データの場合
もある）を入力して、表示用のセグメント・デー
タにデコードする。１１１は液晶、LED等によ
り構成される表示部であり、１０９で駆動され、
セグメント・データに基づいた表示を行なうよう
に機能する。 １０８はアラーム鳴鐘時刻計数用カウンタであ
り、アラームの鳴鐘時刻を記憶していて、１１０
の時刻一致検出回路で、アラーム設定時刻と現在
時刻の一致を検出する。一致を検出すると
Alarm一致信号が１２６のアラームONタイミン
グ回路へ出力される。 １０５は外部入力用スイツチ群、１０６は１０
５のスイツチ群からの入力信号をエンコードし、
各種の制御信号を発生するスイツチ入力エンコー
ダである。１０６から発生する制御信号の中の１
個はLamp点灯信号であり、１２７のランプON
タイミング回路へ出力される。 １２６，１２７、及びORゲート１１６の詳細
を第３図に示す。 ３０１，３０３のＤタイプ−フリツプ・フロツ
プでAlarm一致信号は、1KHzのクロツク信号に
より、クロツク２個分の遅延でAlarm ON信号
を発生する。同様にLamp点灯信号は1KHzのクロ
ツク信号２個分の遅延でLampON信号を発生す
る。 Alarm ON、Lamp ONのいずれのON信号の
場合でも、それらのON信号に先行して微分信号
が３０２，３０５のいずれかのANDゲートで形
成される。それらの微分信号は、ORゲート１１
６を介して、１０２の電源回路部へ出力され、定
電圧源を切り換える。つまりAlarm一致信号及
びLamp点灯信号の発生から実際のブザー駆動、
ランプ点灯は遅延している。例えば、第４図タイ
ミング・チヤートに示すようにLamp点灯信号発
生から実際のランプ点灯までは約１〜2m sec遅
延している。したがつて実際の重負荷回路の駆動
に先行して、Load信号がORゲート１６に入力さ
れて、以後に説明するように電源を切り換える。
ここで、Ｄタイプ・フリツプフロツプ３０１，３
０３はブザー駆動を遅延させる遅延回路、同様に
３０４，３０６はランプ点灯を遅延させる遅延回
路である。 Alarm ON信号は１１２のブザー駆動回路へ
入力して、１１３のブザーを駆動せしめる。同様
にLamp ON信号は１１４のランプ点灯制御回路
へ入力されており、１１５のランプの点灯・消灯
を制御する。 １０５のスイツチ群の特定入力でランプONす
る場合のタイミング・チヤートを第４図に示す。
ここでタイマーとは、１〜２秒を検出するタイマ
ーであり、（タイマーについては後述）タイマー
出力が「０」レベルの間は、重負荷時の定電圧回
路が動作している。このタイミング・チヤートか
らわかるように、定電源の切り換えが、重負荷回
路の動作に対して必ず先行している。これによ
り、常に安定した定電圧がより信頼性の高い状態
で時計回路に与えられる。 １１３のブザー、１１５のランプのON時に
は、それらの負荷を介して流れる電流は数mA〜
＋数mA程度となり、１０３のリチウム電池等の
内部抵抗と電流との積によつて生ずる電圧降下
は、電源電圧の1/2程度にもなる。そこで、重負
荷時にはORゲート１１６にて重負荷状態を検出
して、１０２の電源回路部に重負荷状態を知らせ
る。１１９はレベル・シフタである。 １２２は、通常状態、重負荷状態を切り換える
電源切り換え回路としてのSRラツチである。状
態との対応は Ｑ＝「１」……重負荷状態 Ｑ＝「０」……通常状態 となつている。 通常状態は１２２のＱ＝「０」であり、 １２０のスイツチングTrはOFF １２１のスイツチングTrはON していて、電源回路は１２４のVSS2定電圧源を基
準電源としている。VSS2の電圧レベルは、例えば
Li電池の場合、電池寿命の保障を2.8（Ｖ）までと
するなら、−2.6（Ｖ）程度が妥当である。（したが
つて、VSS1は−1.3（Ｖ）程度である。）VSS2は124
で定電圧化されて発生し、１２１のスイツチング
Trを経由して１１７の降圧／昇圧回路へ供給さ
れる。ここで、１１７の降圧／昇圧回路として
は、本願出願人と同一の出願人により出願され
た、特願昭56−116013号にその具体的回路構成が
記載されている。 なお、１１７の降圧／昇圧回路は１２２のSR
ラツチの出力により機能が異なる。 すなわち
高く、しかも内部抵抗が大きいリチウム電池等を
使用した電子時計に関する。 本発明の目的は、アラーム、ランプ等の重負荷
駆動時における電池電圧の変動を吸収し、電池電
圧が変動しても時計回路には安定した一定電圧を
供給することにより、重負荷駆動時でも安定した
性能を有する電子時計を得ることにある。 近年、リチウム電池の性能が向上し、時計用に
も一部使用が開始され、また時計の長寿命化を図
るうえでもリチウム電池が注目されている。 リチウム電池は通常３〜2.8（Ｖ）の電圧を有
し、電池容量は腕時計用の電池が３（Ｖ）で60〜
100（mAH）である。腕時計用相補型MOS・IC
は1.5（Ｖ）で充分に動作するので、２つのコンデ
ンサの直・並列スイツチング切り換えにより、電
池電圧の半分の電圧（約1.5（Ｖ））を作り出して、
この電圧で時計用ICを駆動することにより、時
計の電池寿命を長くさせることが周知である。こ
のような方法と、リチウム電池が有している自己
放電率が小さいという特性により、電池寿命が５
年〜７年という電子腕時計が実現できる。しか
し、実用化に際しては、リチウム電池の内部抵抗
が非常に大きいという弊害がある。それはラン
プ、アラームといつた動作時に非常な大電流を消
費する機能が時計に伴つた時に問題となる。 通常のリチウム電池の内部抵抗は、低温状態で
は100Ω程度となり、ランプ消費電流を10（mA）
とすれば 100（Ω）×10（mA）＝１（Ｖ） もの電圧降下を生じ、時計回路が電圧変動による
誤動作をきたす可能性が大きい。特に多桁マルチ
プレツクス駆動で駆動される液晶駆動部等を備え
た電子時計では、液晶駆動信号として電池電源の
他に、電池電源を昇圧した電源レベルを必要とす
るため、電池電源の微小な電圧変動に対しても、
大きな電圧変動をきたし、結果的に液晶表示部の
コントラスト低下等が起こる。 本発明は、かかる時計回路の誤動作を防止する
べく、電源を定電圧化し、かつ通常時と重負荷時
で定電圧化する電圧レベルを切り換えて、電池電
源のレベル変動が定電圧源に及ぼす影響を無く
し、さらに重負荷回路の動作を定電圧源の切り換
え動作に遅延させることで、恒常的に時計回路の
正常動作を保障せんとするものである。 以下、本発明の一実施例にもとづいて説明す
る。 第１図は、本発明に基づく一実施例のブロツク
図である。 １０１の破線内は時計用電子回路部、１０２の
破線内は昇圧回路を含む電源回路部である。１０
４は水晶発振器等の時間標準源と計時信号を作成
する分周回路である。１０４からの計時信号を入
力して、１０７の計時カウンタでは時間を計数す
る。１０９は表示デコーダ及び表示駆動回路であ
つて、１０７の計時カウンタの計数データ（１０
８のアラーム用計時カウンタの計数データの場合
もある）を入力して、表示用のセグメント・デー
タにデコードする。１１１は液晶、LED等によ
り構成される表示部であり、１０９で駆動され、
セグメント・データに基づいた表示を行なうよう
に機能する。 １０８はアラーム鳴鐘時刻計数用カウンタであ
り、アラームの鳴鐘時刻を記憶していて、１１０
の時刻一致検出回路で、アラーム設定時刻と現在
時刻の一致を検出する。一致を検出すると
Alarm一致信号が１２６のアラームONタイミン
グ回路へ出力される。 １０５は外部入力用スイツチ群、１０６は１０
５のスイツチ群からの入力信号をエンコードし、
各種の制御信号を発生するスイツチ入力エンコー
ダである。１０６から発生する制御信号の中の１
個はLamp点灯信号であり、１２７のランプON
タイミング回路へ出力される。 １２６，１２７、及びORゲート１１６の詳細
を第３図に示す。 ３０１，３０３のＤタイプ−フリツプ・フロツ
プでAlarm一致信号は、1KHzのクロツク信号に
より、クロツク２個分の遅延でAlarm ON信号
を発生する。同様にLamp点灯信号は1KHzのクロ
ツク信号２個分の遅延でLampON信号を発生す
る。 Alarm ON、Lamp ONのいずれのON信号の
場合でも、それらのON信号に先行して微分信号
が３０２，３０５のいずれかのANDゲートで形
成される。それらの微分信号は、ORゲート１１
６を介して、１０２の電源回路部へ出力され、定
電圧源を切り換える。つまりAlarm一致信号及
びLamp点灯信号の発生から実際のブザー駆動、
ランプ点灯は遅延している。例えば、第４図タイ
ミング・チヤートに示すようにLamp点灯信号発
生から実際のランプ点灯までは約１〜2m sec遅
延している。したがつて実際の重負荷回路の駆動
に先行して、Load信号がORゲート１６に入力さ
れて、以後に説明するように電源を切り換える。
ここで、Ｄタイプ・フリツプフロツプ３０１，３
０３はブザー駆動を遅延させる遅延回路、同様に
３０４，３０６はランプ点灯を遅延させる遅延回
路である。 Alarm ON信号は１１２のブザー駆動回路へ
入力して、１１３のブザーを駆動せしめる。同様
にLamp ON信号は１１４のランプ点灯制御回路
へ入力されており、１１５のランプの点灯・消灯
を制御する。 １０５のスイツチ群の特定入力でランプONす
る場合のタイミング・チヤートを第４図に示す。
ここでタイマーとは、１〜２秒を検出するタイマ
ーであり、（タイマーについては後述）タイマー
出力が「０」レベルの間は、重負荷時の定電圧回
路が動作している。このタイミング・チヤートか
らわかるように、定電源の切り換えが、重負荷回
路の動作に対して必ず先行している。これによ
り、常に安定した定電圧がより信頼性の高い状態
で時計回路に与えられる。 １１３のブザー、１１５のランプのON時に
は、それらの負荷を介して流れる電流は数mA〜
＋数mA程度となり、１０３のリチウム電池等の
内部抵抗と電流との積によつて生ずる電圧降下
は、電源電圧の1/2程度にもなる。そこで、重負
荷時にはORゲート１１６にて重負荷状態を検出
して、１０２の電源回路部に重負荷状態を知らせ
る。１１９はレベル・シフタである。 １２２は、通常状態、重負荷状態を切り換える
電源切り換え回路としてのSRラツチである。状
態との対応は Ｑ＝「１」……重負荷状態 Ｑ＝「０」……通常状態 となつている。 通常状態は１２２のＱ＝「０」であり、 １２０のスイツチングTrはOFF １２１のスイツチングTrはON していて、電源回路は１２４のVSS2定電圧源を基
準電源としている。VSS2の電圧レベルは、例えば
Li電池の場合、電池寿命の保障を2.8（Ｖ）までと
するなら、−2.6（Ｖ）程度が妥当である。（したが
つて、VSS1は−1.3（Ｖ）程度である。）VSS2は124
で定電圧化されて発生し、１２１のスイツチング
Trを経由して１１７の降圧／昇圧回路へ供給さ
れる。ここで、１１７の降圧／昇圧回路として
は、本願出願人と同一の出願人により出願され
た、特願昭56−116013号にその具体的回路構成が
記載されている。 なお、１１７の降圧／昇圧回路は１２２のSR
ラツチの出力により機能が異なる。 すなわち
【表】
と、上表に示す電源発生状態となるように１１７
は動作する。 つまり、通常状態ではリチウム電池電圧VLiは、 VLi＞｜VSS2｜ であるので、｜VSS2｜を定電圧化して降圧／昇圧
回路１１７により、定電圧化した｜VSS2｜を降圧
して｜VSS1｜を、そして昇圧して｜VSS3｜を形成
する。 しかし、アラーム・ランプ等の駆動による重負
荷状態では、前述のようにVLiはリチウム電池の
内部抵抗によつて大きく電圧降下するため、VSS2
を定電圧化することはできない。そこで、 VLi＞｜VSS1｜ であるので、｜VSS1｜を定電圧化して降圧／昇圧
回路１１７により、定電圧化した｜VSS1｜を昇圧
して｜VSS2｜を、さらに昇圧して｜VSS3｜を形成
する。 重負荷状態（ランプONがブザーON）がORゲ
ート１１６で検出されると、１２２のSRラツチ
はセツトされ、そのＱ出力が「１」となる。 その時、 １２０のスイツチングTrはON １２１のスイツチングTrはOFF となり、電源回路は１２５のVSS1定電圧源を基準
電源とする。 降圧／昇圧回路１１７は昇圧回路として動作
し、VSS2、VSS3の２個の電源が発生される。一方
通常状態においては、１２２のSRラツチはリセ
ツトされており、そのＱ出力が「１」となる。そ
の時、 １２０のスイツチングTrはOFF １２１のスイツチングTrはON となり、電源回路は１２４のVSS2定電圧源を基準
電源とする。そして、降圧／昇圧回路１１７によ
りVSS2を降圧したVSS1及びVSS2を昇圧したVSS3の
２個の電源が発生される。 また、１２３はタイマー回路であり、１Hz信号
をクロツクとして入力しており、１〜２秒の時間
を計数してからSRラツチをリセツトする。 そして、１１８は降圧／昇圧回路１１７の降
圧・昇圧時の容量の切り換えを制御する信号を作
成する切り換え制御回路である。 系全体は以上のような動作を行ない、時計用電
子回路には、常に定電圧が供給されているため、
重負荷時の電源変動に対しても影響されることは
ない。なお、１２３はタイマー回路であり、
Load信号発生後にVSS2定電源１２４からVSS1定
電源１２５に切り換えている時間を決定する。 第２図は、第１図中の定電圧回路周辺である。 ２０１はVSS2定電圧源１２４に対応し、２００
はVSS1定電圧源１２５に対応する。 ２２９，２３０のＮチヤネルMOS・FETは、
１２１，１２０の電源切り換え用スイツチング
Trである。２３１は１２２のSRラツチ、２３２
は１２２，２３１のSRラツチをリセツトするタ
イマー回路である。 ２０１内には ２０６〜２１０で構成される差動増幅器２００
内には ２１９〜２２３で構成される差動増幅器 が内蔵されている。 通常状態では、SRラツチ２３１はタイマー２
３２の出力によりリセツト状態にあり、２２９の
ＮチヤネルMOS・FETがONしていて、VSS2が
２０１の定電圧源から供給されている。 ２０２〜２０５のMOS・FET群は、定電圧源
（VSS1、VSS2のいずれの定電圧源にも）への参照
電圧を形成する。この場合、参照電圧は２０４，
２０５の２個のＮチヤネルMOS・FETの閾値の
差となるように、トランジスタを形成してある。 ２０６〜２１０のMOS・FETで形成される差
動増幅回路において、２０６と２０７は全く同特
性、同寸法のＰチヤネルMOS・FETであり、２
０９と２１０も同特性、同寸法である。 ２０６のゲート入力は反転入力を、２０７は非
反転入力を表わす。 参照電圧Vrefは２０６のゲートへ入力されてい
るため、２０６と２０７のゲート入力電位間の電
位差が“０”となるように、ＮチヤネルMOS・
FET２１１は動作する。なお。２１１はデイプ
レツシヨンタイプのＮチヤネルMOS・FETであ
つて、抵抗２１２，２１３と共に、レベル・シフ
トしつつ出力する出力段を形成している。 差動増幅回路の動作により、抵抗２１２には常
にVrefの電圧が印加されている。したがつて、
VSS2は抵抗２１２（抵抗値R1とする）と抵抗２１
３（抵抗値をR2とする）の比で決定される。 すなわち VSS2＝R1＋R2／R2×Vref となり、R1とR2の比を調整することで所望の電
圧値が得られる。 一方、２００のVSS1定電圧源では、通常状態に
おいて動作しないようになつていて、定消費電力
化が図られる。 通常状態では、SRラツチ２３１のＱ＝「０」で
あるから ＰチヤネルTr２１４はOFF ＰチヤネルTr２１８はON ＰチヤネルTr２２４はON ＮチヤネルTr２２７はOFF となつて、VSS1定電圧源２００は動作せず、しか
も電源内部に電位の浮動状態は存在しない。 通常状態から重負荷状態へ移行すると２３１の
SRラツチはセツトされ、ＮチヤネルTr２３０が
ONして、VSS1が２０２の定電圧源から供給され
る。 重負荷状態では ＰチヤネルTr２１４はON ＰチヤネルTr２１８はOFF ＰチヤネルTr２２４はOFF ＮチヤネルTr２２７はON して、VSS1定電圧源が動作する。 その参照電圧は、VSS2定電圧源２０１の場合と
同じくVrefである。この場合も通常状態時と同様
にVSS1の出力電圧は、抵抗２１５と２１６の比に
より決定できる。 なお、２３２のタイマーは１Hz信号をクロツク
として入力しており、第４図タイミング・チヤー
ト中のタイマー出力に示すように１〜２秒の時間
を計数してからラツチ２３１をリセツトする。 これまでの説明から理解されるように、本発明
によれば、重負荷に対して電圧変動が大きい電池
（リチウム電池のように内部抵抗の大きい電池）
を電源とした場合でも、電源変動をきたさない電
源回路が提供できる。 ここで、本発明では通常状態でVSS2を定電圧化
し、重負荷状態でVSS1を定電圧化したが、なぜ常
時VSS1を定電圧化しないかという理由をつけ加え
る。 第２図を用いて説明する。 VSS1系定電圧源２００（２００が動作してい
る、つまりTr２１４がONしている状態）におい
て、２１５，２１６の抵抗に流れる電圧Ｉは定電
流源として動作しているTr２１７で一定化され
ている。電池電圧２２８の電圧をVBとすると VB＝VSS1＋Ｉ・（R215＋R216） 同じく、VSS2系定電圧源においては、 VB＝VSS2＋Ｉ・（R212＋R213） となる。 いま、通常状態とすると VB＞VSS2＝２×VSS1 である。したがつて、 Ｉ・（R215＋R216）＞Ｉ・（R212＋R213） となる。このように、通常状態でVSS1を定電圧化
することは、VSS2を定電圧化することに較べ電力
ロスが大きいことを意味する。なぜなら、VSS1を
定電圧化すると、電位差がより大きくなるからで
ある。よつて、通常状態では電池電圧に近い値を
定電圧VSS2とし、重負荷駆動状態ではVSS2のおよ
そ1/2の値である定電圧VSS1とすることにより、
より信頼性の高い電子時計が実現できる。 特に、多桁マルチプレツクス駆動で駆動される
液晶表示部を備えた電子時計では、液晶駆動信号
として電池電源に昇圧した電源レベルを必要とす
るため、電池電源の微小な電圧変動に対しても、
大きな電圧変動をきたし、結果的に液晶表示部の
コントラスト低下等が起こる。この場合であつて
も、本発明によれば電源としては常に定電圧源を
用いており、わずがの電源変動も起こすことな
く、安定した液晶表示が保障される。 なお、本実施例ではリチウム電池を用いて説明
したが、本発明はリチウム電池を使用した電子時
計に限定されるものではなく、比較的高い電圧を
有する他の電池を用いた電子時計にも、本発明が
適用可能である。
は動作する。 つまり、通常状態ではリチウム電池電圧VLiは、 VLi＞｜VSS2｜ であるので、｜VSS2｜を定電圧化して降圧／昇圧
回路１１７により、定電圧化した｜VSS2｜を降圧
して｜VSS1｜を、そして昇圧して｜VSS3｜を形成
する。 しかし、アラーム・ランプ等の駆動による重負
荷状態では、前述のようにVLiはリチウム電池の
内部抵抗によつて大きく電圧降下するため、VSS2
を定電圧化することはできない。そこで、 VLi＞｜VSS1｜ であるので、｜VSS1｜を定電圧化して降圧／昇圧
回路１１７により、定電圧化した｜VSS1｜を昇圧
して｜VSS2｜を、さらに昇圧して｜VSS3｜を形成
する。 重負荷状態（ランプONがブザーON）がORゲ
ート１１６で検出されると、１２２のSRラツチ
はセツトされ、そのＱ出力が「１」となる。 その時、 １２０のスイツチングTrはON １２１のスイツチングTrはOFF となり、電源回路は１２５のVSS1定電圧源を基準
電源とする。 降圧／昇圧回路１１７は昇圧回路として動作
し、VSS2、VSS3の２個の電源が発生される。一方
通常状態においては、１２２のSRラツチはリセ
ツトされており、そのＱ出力が「１」となる。そ
の時、 １２０のスイツチングTrはOFF １２１のスイツチングTrはON となり、電源回路は１２４のVSS2定電圧源を基準
電源とする。そして、降圧／昇圧回路１１７によ
りVSS2を降圧したVSS1及びVSS2を昇圧したVSS3の
２個の電源が発生される。 また、１２３はタイマー回路であり、１Hz信号
をクロツクとして入力しており、１〜２秒の時間
を計数してからSRラツチをリセツトする。 そして、１１８は降圧／昇圧回路１１７の降
圧・昇圧時の容量の切り換えを制御する信号を作
成する切り換え制御回路である。 系全体は以上のような動作を行ない、時計用電
子回路には、常に定電圧が供給されているため、
重負荷時の電源変動に対しても影響されることは
ない。なお、１２３はタイマー回路であり、
Load信号発生後にVSS2定電源１２４からVSS1定
電源１２５に切り換えている時間を決定する。 第２図は、第１図中の定電圧回路周辺である。 ２０１はVSS2定電圧源１２４に対応し、２００
はVSS1定電圧源１２５に対応する。 ２２９，２３０のＮチヤネルMOS・FETは、
１２１，１２０の電源切り換え用スイツチング
Trである。２３１は１２２のSRラツチ、２３２
は１２２，２３１のSRラツチをリセツトするタ
イマー回路である。 ２０１内には ２０６〜２１０で構成される差動増幅器２００
内には ２１９〜２２３で構成される差動増幅器 が内蔵されている。 通常状態では、SRラツチ２３１はタイマー２
３２の出力によりリセツト状態にあり、２２９の
ＮチヤネルMOS・FETがONしていて、VSS2が
２０１の定電圧源から供給されている。 ２０２〜２０５のMOS・FET群は、定電圧源
（VSS1、VSS2のいずれの定電圧源にも）への参照
電圧を形成する。この場合、参照電圧は２０４，
２０５の２個のＮチヤネルMOS・FETの閾値の
差となるように、トランジスタを形成してある。 ２０６〜２１０のMOS・FETで形成される差
動増幅回路において、２０６と２０７は全く同特
性、同寸法のＰチヤネルMOS・FETであり、２
０９と２１０も同特性、同寸法である。 ２０６のゲート入力は反転入力を、２０７は非
反転入力を表わす。 参照電圧Vrefは２０６のゲートへ入力されてい
るため、２０６と２０７のゲート入力電位間の電
位差が“０”となるように、ＮチヤネルMOS・
FET２１１は動作する。なお。２１１はデイプ
レツシヨンタイプのＮチヤネルMOS・FETであ
つて、抵抗２１２，２１３と共に、レベル・シフ
トしつつ出力する出力段を形成している。 差動増幅回路の動作により、抵抗２１２には常
にVrefの電圧が印加されている。したがつて、
VSS2は抵抗２１２（抵抗値R1とする）と抵抗２１
３（抵抗値をR2とする）の比で決定される。 すなわち VSS2＝R1＋R2／R2×Vref となり、R1とR2の比を調整することで所望の電
圧値が得られる。 一方、２００のVSS1定電圧源では、通常状態に
おいて動作しないようになつていて、定消費電力
化が図られる。 通常状態では、SRラツチ２３１のＱ＝「０」で
あるから ＰチヤネルTr２１４はOFF ＰチヤネルTr２１８はON ＰチヤネルTr２２４はON ＮチヤネルTr２２７はOFF となつて、VSS1定電圧源２００は動作せず、しか
も電源内部に電位の浮動状態は存在しない。 通常状態から重負荷状態へ移行すると２３１の
SRラツチはセツトされ、ＮチヤネルTr２３０が
ONして、VSS1が２０２の定電圧源から供給され
る。 重負荷状態では ＰチヤネルTr２１４はON ＰチヤネルTr２１８はOFF ＰチヤネルTr２２４はOFF ＮチヤネルTr２２７はON して、VSS1定電圧源が動作する。 その参照電圧は、VSS2定電圧源２０１の場合と
同じくVrefである。この場合も通常状態時と同様
にVSS1の出力電圧は、抵抗２１５と２１６の比に
より決定できる。 なお、２３２のタイマーは１Hz信号をクロツク
として入力しており、第４図タイミング・チヤー
ト中のタイマー出力に示すように１〜２秒の時間
を計数してからラツチ２３１をリセツトする。 これまでの説明から理解されるように、本発明
によれば、重負荷に対して電圧変動が大きい電池
（リチウム電池のように内部抵抗の大きい電池）
を電源とした場合でも、電源変動をきたさない電
源回路が提供できる。 ここで、本発明では通常状態でVSS2を定電圧化
し、重負荷状態でVSS1を定電圧化したが、なぜ常
時VSS1を定電圧化しないかという理由をつけ加え
る。 第２図を用いて説明する。 VSS1系定電圧源２００（２００が動作してい
る、つまりTr２１４がONしている状態）におい
て、２１５，２１６の抵抗に流れる電圧Ｉは定電
流源として動作しているTr２１７で一定化され
ている。電池電圧２２８の電圧をVBとすると VB＝VSS1＋Ｉ・（R215＋R216） 同じく、VSS2系定電圧源においては、 VB＝VSS2＋Ｉ・（R212＋R213） となる。 いま、通常状態とすると VB＞VSS2＝２×VSS1 である。したがつて、 Ｉ・（R215＋R216）＞Ｉ・（R212＋R213） となる。このように、通常状態でVSS1を定電圧化
することは、VSS2を定電圧化することに較べ電力
ロスが大きいことを意味する。なぜなら、VSS1を
定電圧化すると、電位差がより大きくなるからで
ある。よつて、通常状態では電池電圧に近い値を
定電圧VSS2とし、重負荷駆動状態ではVSS2のおよ
そ1/2の値である定電圧VSS1とすることにより、
より信頼性の高い電子時計が実現できる。 特に、多桁マルチプレツクス駆動で駆動される
液晶表示部を備えた電子時計では、液晶駆動信号
として電池電源に昇圧した電源レベルを必要とす
るため、電池電源の微小な電圧変動に対しても、
大きな電圧変動をきたし、結果的に液晶表示部の
コントラスト低下等が起こる。この場合であつて
も、本発明によれば電源としては常に定電圧源を
用いており、わずがの電源変動も起こすことな
く、安定した液晶表示が保障される。 なお、本実施例ではリチウム電池を用いて説明
したが、本発明はリチウム電池を使用した電子時
計に限定されるものではなく、比較的高い電圧を
有する他の電池を用いた電子時計にも、本発明が
適用可能である。
第１図……本発明からなる電子時計の構成を示
したブロツク図、第２図……本発明での電源回路
例、第３図……アラームONタイミング回路とラ
ンプONタイミング回路、第４図……本発明によ
る回路のランプON時のタイミング・チヤート。
したブロツク図、第２図……本発明での電源回路
例、第３図……アラームONタイミング回路とラ
ンプONタイミング回路、第４図……本発明によ
る回路のランプON時のタイミング・チヤート。
Claims (1)
- １ 水晶発振器等の時間標準源、分周回路、表示
駆動回路等からなり重負荷回路駆動命令信号を出
力する電子回路、リチウム電池等の比較的内部抵
抗の高い電源電池、該電源電池を電源とするとと
もに比較的大きな電流が流れるランプ・アラーム
等からなる重負荷回路、前記電源電池の電圧より
低い第１の定電圧値VSS2に前記電源電池の電圧を
降圧せしめるMOS・FETより構成される第１の
定電圧回路、前記第１の定電圧値VSS2よりも低い
第２の定電圧値VSS1に前記電源電池の電圧を降圧
せしめるMOS・FETより構成される第２の定電
圧回路、前記第１の定電圧値VSS2の降圧を行いそ
の第１の定電圧値VSS2よりも低い第１の電圧値を
作成する降圧回路、前記第２の定電圧値VSS1の昇
圧を行いその第２の定電圧値VSS1よりも高い第２
の電圧値を作成する昇圧回路、前記重負荷回路駆
動命令信号を入力し、前記第１の定電圧回路から
前記第２の定電圧回路へ切り換える制御信号及び
該制御信号の出力後一定時間たつて前記重負荷回
路を駆動する駆動信号を出力する遅延制御回路、
該遅延制御回路からの制御信号を入力して、前記
重負荷回路の非動作時には前記第１の定電圧回路
及び前記降圧回路に基づく前記第１の定電圧値
VSS2と前記第１の電圧値により前記電子回路を動
作せしめ、かつ前記重負荷回路の動作時には前記
第２の定電圧回路及び前記昇圧回路に基づく前記
第２の定電圧値VSS1と前記第２の電圧値により前
記電子回路を動作せしめる電源制御回路を有する
ことを特徴とする電子時計。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56127273A JPS5828685A (ja) | 1981-08-13 | 1981-08-13 | 電子時計 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56127273A JPS5828685A (ja) | 1981-08-13 | 1981-08-13 | 電子時計 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5828685A JPS5828685A (ja) | 1983-02-19 |
| JPS6314914B2 true JPS6314914B2 (ja) | 1988-04-02 |
Family
ID=14955908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56127273A Granted JPS5828685A (ja) | 1981-08-13 | 1981-08-13 | 電子時計 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5828685A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5939852B2 (ja) * | 2012-03-22 | 2016-06-22 | エスアイアイ・セミコンダクタ株式会社 | アナログ電子時計 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS533864A (en) * | 1976-06-30 | 1978-01-13 | Seiko Instr & Electronics Ltd | Electronic watch |
-
1981
- 1981-08-13 JP JP56127273A patent/JPS5828685A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5828685A (ja) | 1983-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI584098B (zh) | 定電壓電路及類比電子時計 | |
| JPS6314914B2 (ja) | ||
| JPS6336217B2 (ja) | ||
| JPS6111071B2 (ja) | ||
| JPS6241351B2 (ja) | ||
| US4435089A (en) | Power circuit for an electronic timepiece | |
| JPS6013205B2 (ja) | 電源供給方式 | |
| US4131864A (en) | Low voltage compensator for power supply in a complementary MOS transistor crystal oscillator circuit | |
| US4328570A (en) | Electronic timepiece with illumination lamp battery voltage drop compensation circuit | |
| JPS6216044B2 (ja) | ||
| JPH0157317B2 (ja) | ||
| JPS6034846B2 (ja) | 水晶発振回路 | |
| JPS6153725B2 (ja) | ||
| JPS6029751Y2 (ja) | 電子時計 | |
| JPS6241350B2 (ja) | ||
| JPS5888688A (ja) | 小型電子機器の電源供給方式 | |
| JPS6024958B2 (ja) | 液晶駆動方式 | |
| JPS6240671B2 (ja) | ||
| JPS59216081A (ja) | 電子時計の節電機能 | |
| JPS62254091A (ja) | 電子時計 | |
| JPH0132475B2 (ja) | ||
| JPS6334993B2 (ja) | ||
| JPS6024969B2 (ja) | 電子機器 | |
| JPS5872085A (ja) | 電子時計 | |
| JPH0353705A (ja) | 半導体集積回路 |