JPS63149573A - Frequency discrimination circuit - Google Patents

Frequency discrimination circuit

Info

Publication number
JPS63149573A
JPS63149573A JP29732486A JP29732486A JPS63149573A JP S63149573 A JPS63149573 A JP S63149573A JP 29732486 A JP29732486 A JP 29732486A JP 29732486 A JP29732486 A JP 29732486A JP S63149573 A JPS63149573 A JP S63149573A
Authority
JP
Japan
Prior art keywords
output
frequency
multivibrator
period
mono multivibrator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29732486A
Other languages
Japanese (ja)
Inventor
Takafumi Ito
隆文 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Home Electronics Ltd
NEC Corp
Original Assignee
NEC Home Electronics Ltd
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Home Electronics Ltd, Nippon Electric Co Ltd filed Critical NEC Home Electronics Ltd
Priority to JP29732486A priority Critical patent/JPS63149573A/en
Publication of JPS63149573A publication Critical patent/JPS63149573A/en
Pending legal-status Critical Current

Links

Landscapes

  • Measurement Of Mechanical Vibrations Or Ultrasonic Waves (AREA)

Abstract

PURPOSE:To enhance a space factor, by discriminating two kinds of frequency signals by the combination of two retrigger type monomultivibrators. CONSTITUTION:The first retrigger type monomultivibrator 17 of a reversal time larger than the cycle of the first frequency signal and smaller than the cycle of the second frequency signal and the second retrigger type monomultivibrator 18 of a reversal time larger than the cycle of the second frequency signal are provided. Since the vibrator 18 is triggered by the output of the vibrator 17, the cost reduction and space conservation of a frequency discriminating circuit for discriminating two kinds of frequency signals can be attained.

Description

【発明の詳細な説明】 (1)産業上の利用分野 本発明は、水平同期周波数等を弁別するのに用いられる
周波数弁別回路に1カする。
DETAILED DESCRIPTION OF THE INVENTION (1) Industrial Application Field The present invention is directed to a frequency discrimination circuit used to discriminate horizontal synchronization frequencies and the like.

(2)従来の技術 近時になって、ニューメディアやパーソナルコンピュー
ター等に対応させたTV受像機が用いられるようになっ
てきている。このようなTV受像機では、供給される映
像信号の種類を検出して、回路を切換えたり表示をした
りすることが行われている。このような場合の映像信号
の種類は、水平同門周波数から検出されるのが一般的で
あり、第4図に示す回路が用いられろ。
(2) Prior Art Recently, TV receivers compatible with new media, personal computers, etc. have come into use. In such a TV receiver, the type of video signal supplied is detected and circuits are switched or displayed. The type of video signal in such a case is generally detected from the horizontal common frequency, and the circuit shown in FIG. 4 may be used.

第4図において、入力端子lには種類を検出しようとす
る水平同期信号が印加される。水平同期信号は、リトリ
ガータイプのモノマルチバイブレータ2に供給され、こ
のモノマルチバイブレータ2をトリガーする。第4図に
示す回路は、水平同門信号が15.75KHz(周期が
約0. 06m5ec)と24.83KHz (周期が
約0.04m5 e c)の2種類のうちのいずれであ
るかを検出する回路であり、コンデンサ9及び抵抗11
て定まるモノマルチバイブレータ2の反転時間は、両者
の周期の中間(約0.05m5ec)に設定されている
In FIG. 4, a horizontal synchronizing signal whose type is to be detected is applied to input terminal l. The horizontal synchronization signal is supplied to a retrigger type mono multivibrator 2 and triggers this mono multivibrator 2. The circuit shown in Figure 4 detects which of the two types of horizontal peer signals are 15.75 KHz (period: approximately 0.06 m5 ec) and 24.83 KHz (period: approximately 0.04 m5 e c). circuit, including a capacitor 9 and a resistor 11
The inversion time of the mono-multivibrator 2 determined by the above is set to the middle of both periods (approximately 0.05 m5ec).

従って、15.75KHzの水平同期信号が入力端子1
に印加されているときは、モノマルチバイブレータ2の
Q出力は、15.75KHzの繰り返しで、モノマルチ
パイブレー920反転時間の正パルスが出力され、24
.83KH2の水平同期信号が入力端子1に印加されて
いるときは、モノマルチバイブレータ2のQ出力は、常
に” H”レベルとなる。
Therefore, the 15.75KHz horizontal synchronization signal is input to input terminal 1.
is applied, the Q output of the mono multi vibrator 2 is 15.75 KHz repetition, a positive pulse of mono multi vibrator 920 reversal time is output, and 24
.. When the horizontal synchronizing signal of 83KH2 is applied to the input terminal 1, the Q output of the mono multivibrator 2 is always at the "H" level.

このモノマルチバイブレータ2のQ出力は、抵抗12お
よびコンデンサ10から成る積分回路で積分されてから
、抵抗13を介してトランジスタ150ベースに供給さ
れる。抵抗13およびトランジスタ15は、抵抗14と
共にコンパレータ4を構成しており、基準値(電源電圧
からトランジスタ15のベース・エミッタ問電圧を引い
た値)より積分回路3の出力が大きいか小さいかの比較
を行っている。
The Q output of this mono-multivibrator 2 is integrated by an integrating circuit consisting of a resistor 12 and a capacitor 10, and then supplied to the base of a transistor 150 via a resistor 13. The resistor 13 and the transistor 15 together with the resistor 14 constitute a comparator 4, which compares whether the output of the integrating circuit 3 is larger or smaller than a reference value (the value obtained by subtracting the base-emitter voltage of the transistor 15 from the power supply voltage). It is carried out.

コンパレータ4の出力は、トランジスタ15のコレクタ
電圧として得られ、積分回路3の出力が”H”レベルの
ときはトランジスタ15のコレクタ電圧は14 L 1
1レベルとなり、積分回路3の出力がIT L Itレ
ヘルのときはトランジスタ15のコレクタ電圧は”H”
レベルとなる。
The output of the comparator 4 is obtained as the collector voltage of the transistor 15, and when the output of the integrating circuit 3 is at "H" level, the collector voltage of the transistor 15 is 14 L 1
1 level, and when the output of the integrating circuit 3 is IT L It level, the collector voltage of the transistor 15 is "H".
level.

コンパし一夕4の出力は、そのまま出力端子6に出力さ
れるとともに、インバータ5て反転されて出力端子7に
出力される。これにより、出力端子6から“′H゛ルベ
ルの出力が得られたときは、入力端子lに印加されてい
る水平同期信号が15゜75K)lzと弁別され、また
出力端子7からtt H”レベルの出力が得られたとき
は、入力端子1に印加されている水平同期信号が24.
83KHzと弁別される。
The output of the comparator 4 is output as is to the output terminal 6, and is also inverted by the inverter 5 and output to the output terminal 7. As a result, when an output of "'H level" is obtained from the output terminal 6, the horizontal synchronizing signal applied to the input terminal l is discriminated as 15°75K)lz, and the output terminal 7 outputs ttH level. When the level output is obtained, the horizontal synchronizing signal applied to input terminal 1 is 24.
It is discriminated as 83KHz.

(3)発明が解決しようとする問題点 この第4図に示す回路では、モノマルチバイブレータ2
の他に積分回路3、コンパレータ4、インバータ5が必
要であり、部品数が多くなるために部品代や製造コスト
の高原を招くという問題点があった。また、部品数が多
いことから、スペースファクターを悪化させる問題もあ
った。
(3) Problems to be solved by the invention In the circuit shown in FIG.
In addition, an integrating circuit 3, a comparator 4, and an inverter 5 are required, which increases the number of parts, resulting in a problem of high parts and manufacturing costs. Furthermore, there was also the problem of worsening the space factor due to the large number of parts.

(4)問題点を解決するための手段 本発明は、上記の点に鑑みてなされたもので、コストダ
ウンと省スペースを図ることを目的とし、この目的を達
成するために、第1の周波数信号の周期よりも大きくか
つ第2の周波数信号の周期よりも小さな反転時間の第1
リトリガー型モノマルチバイブレータ−と、第2の周波
数信号の周期よりも大きな反転時間の第2リトリガー型
モノマルチバイブレータ−とを設け、第1リトリガー型
モノマルチバイブレータ−の出力により第2リトリガー
型モノマルチバイブレータ−をトリガーするように構成
されている。
(4) Means for Solving the Problems The present invention has been made in view of the above points, and aims to reduce costs and save space. The first inversion time is larger than the period of the signal and smaller than the period of the second frequency signal.
A retrigger type mono multivibrator and a second retrigger type mono multivibrator with an inversion time larger than the period of the second frequency signal are provided, and the output of the first retrigger type mono multivibrator is used to generate a second retrigger type mono multivibrator. The device is configured to trigger a vibrator.

(5)作用 この構成において、2つのリトリガー型モノマルチバイ
ブレータ−の組合せだけで、2種類の周波数信号を弁別
ように作用する。
(5) Effect In this configuration, only the combination of two retrigger type mono-multivibrators acts to discriminate between two types of frequency signals.

(6)実施例 以下、本発明を図面に基づいて説明する。(6) Examples Hereinafter, the present invention will be explained based on the drawings.

第1図は、本発明による周波数弁別回路の一実施例を示
すブロック図である。
FIG. 1 is a block diagram showing one embodiment of a frequency discrimination circuit according to the present invention.

第1図において、入力端子lには種類を検出しようとす
る水平同期信号が印加される。水平同期信号は、リトリ
ガータイプのモノマルチバイブレータ17に供給され、
このモノマルチバイブレータ17をトリガーする。第1
図に示す回路は、水平同期信号が15.75KHz (
周!!11 T lが約0゜06 m s e c )
と24.83KH2(周!IJI T 2が約0.04
m5ec)の2種類のうちのいずれであるかを検出する
回路であり、コンデンサ19及び抵抗21で定まるモノ
マルチバイブレータ17の反転時間Taは、両者の周期
の中間(約0.05m5ec、従ってT2 <Ta <
TI )に設定されている。
In FIG. 1, a horizontal synchronizing signal whose type is to be detected is applied to an input terminal l. The horizontal synchronization signal is supplied to a retrigger type mono multivibrator 17,
This mono multivibrator 17 is triggered. 1st
The circuit shown in the figure has a horizontal synchronization signal of 15.75KHz (
Zhou! ! 11 Tl is approximately 0°06 msec)
and 24.83KH2 (around! IJI T 2 is about 0.04
m5ec), and the inversion time Ta of the mono-multivibrator 17 determined by the capacitor 19 and resistor 21 is the middle of both periods (approximately 0.05 m5ec, therefore T2 <Ta<
TI).

モノマルチバイブレータ17のQl出力は、モノマルチ
バイブレータ18に供給される。モノマルチバイブレー
タ18の反転時間Tbを定めるコンデンサ20及び抵抗
22は、15.75KH2の水平同期信号の周期(周期
TI =0.06m5ec)より大となるように、従っ
てT2 <Ta <TI<Tbとなるようにに設定され
ている。モノマルチバイブレータ18のQ2出力及びQ
2出力が、それぞれ出力端子6及び出力端子7からそれ
ぞれ出力されろ。
The Ql output of the mono multivibrator 17 is supplied to the mono multivibrator 18. The capacitor 20 and resistor 22 that determine the inversion time Tb of the mono multivibrator 18 are set so that the period is larger than the period of the horizontal synchronizing signal (period TI = 0.06 m5ec) of 15.75KH2, therefore, T2 < Ta < TI < Tb. It is set to be. Q2 output and Q of mono multivibrator 18
Two outputs are output from output terminal 6 and output terminal 7, respectively.

次に、動作について第2図及び第3図とともに説明する
Next, the operation will be explained with reference to FIGS. 2 and 3.

入力端子1に第2図(a)に示すような15゜75KH
z (周期T1が約0.06m5ec)の水平同期信号
Aが印加されたときは、モノマルチバイブレータ17の
Q1出力は、第2図(b)に示すようになる。モノマル
チバイブレータ17のQl比出力第2図(C))の立ち
上がりでトリガーされるモノマルチバイブレータ18の
Q2出力及びQ2出力は、それぞれ第2図(d)及び第
2図(e)に示すようになる。すなわち、出力端子6か
ら°′H″レベルの出力が得られ、出力端子7から”L
 IIレベルの出力が得られる。このことから、入力端
子lに印加されている水平同期信号が15゜75KHz
と弁別される。
Connect input terminal 1 to 15°75KH as shown in Figure 2(a).
When the horizontal synchronizing signal A of z (period T1 is about 0.06 m5ec) is applied, the Q1 output of the mono multivibrator 17 becomes as shown in FIG. 2(b). The Q2 output and Q2 output of the mono multivibrator 18, which are triggered by the rising edge of the Ql ratio output (Fig. 2 (C)) of the mono multivibrator 17, are as shown in Fig. 2 (d) and Fig. 2 (e), respectively. become. That is, an output of °'H" level is obtained from the output terminal 6, and an output of "L" is obtained from the output terminal 7.
II level output can be obtained. From this, the horizontal synchronization signal applied to input terminal l is 15°75KHz.
It is distinguished as

また、入力端子lに第3図(a)に示すような24.8
3KHz (周IJIT2が約0.04m5ec)の水
平同期信号へが印加されたときは、モノマルチバイブレ
ータ17のQ1出力は、第3図(b)に示すようになる
。モノマルチバイブレータ17のQl比出力第3図(C
))の立ち上がりでトリガーされるモノマルチバイブレ
ータ18のQ2出力及びQ2出力は、モノマルチバイブ
レータ18がトリガーされることがないので、それぞれ
第3図(d)及び第3図(e)に示すようになる。
In addition, the input terminal l has a 24.8
When a horizontal synchronizing signal of 3 KHz (period IJIT2 is about 0.04 m5ec) is applied, the Q1 output of the mono multivibrator 17 becomes as shown in FIG. 3(b). Figure 3: Ql ratio output of mono multivibrator 17 (C
)) The Q2 output and Q2 output of the mono multivibrator 18, which are triggered by the rising edge of become.

すなわち、出力端子6から”L”レベルの出力が得られ
、出力端子7から”H”レベルの出力が得られる。この
ことから、入力端子lに印加されている水平同期信号が
24.83KHzと弁別される。
That is, an "L" level output is obtained from the output terminal 6, and an "H" level output is obtained from the output terminal 7. From this, the horizontal synchronizing signal applied to the input terminal l is determined to be 24.83 KHz.

以上、本発明を実施例により説明したが、本発明の技術
的思想によれば、種々の変形が可能である。例えば、実
施例では、入力端子lに印加されている水平同期信号が
15.75KHzと24゜83KHzの場合について説
明したが、水平同期信号以外の周波数信号や15.75
KHzや24゜83KH2以外の周波数であってもよい
ことは勿論のことである。
Although the present invention has been described above using examples, various modifications are possible according to the technical idea of the present invention. For example, in the embodiment, the case where the horizontal synchronizing signal applied to the input terminal l is 15.75 KHz and 24°83 KHz is explained, but if the horizontal synchronizing signal is applied to the input terminal l,
Of course, a frequency other than KHz or 24°83KH2 may be used.

(7)発明の効果 以上で説明したように、本発明は、第1の周波数信号の
周期よりも大きくかつ第2の周波数信号の周期よりも小
さな反転時間の第1リトリガー型モノマルチバイブレー
タ−と、第2の周波数信号の周期よりも大きな反転時間
の第2リトリガー型モノマルチバイブレータ−とを設け
、第1リトリガー型モノマルチバイブレータ−の出力に
より第2リトリガー型モノマルチバイブレータ−をトリ
ガーするように構成したので、2種類の周波数信号を弁
別する周波数弁別回路のコストダウンと省スペースを図
ることが可能となる。
(7) Effects of the Invention As explained above, the present invention provides a first retrigger type mono multivibrator with an inversion time larger than the period of the first frequency signal and smaller than the period of the second frequency signal. , a second retrigger type mono multivibrator having an inversion time larger than the period of the second frequency signal, and the second retrigger type mono multivibrator is triggered by the output of the first retrigger type mono multivibrator. With this configuration, it is possible to reduce the cost and space of the frequency discrimination circuit that discriminates between two types of frequency signals.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明による周波数弁別回路の一実施例を示
すブロック図、 第2図は、本発明による周波数弁別回路の動作を説明す
る波形図、 第3図は、本発明による周波数弁別回路の動作を説明す
る波形図、 第4図は、従来の周波数弁別回路を示すブロック図であ
る。 17φ・・モノマルチバイブレータ 18−・争モノマルチバイブレータ 19・・・コンデンサ 20・・・コンデンサ 21・・・抵抗 22・・・抵抗 特許出願人 日本電気ホームエレクトロニクス株式会社 代理人   弁理士 山 1)武 樹 第1図 1d 第4圓 第2図 第3図 (C) ((1)                     
         ”ビ′ろ2
FIG. 1 is a block diagram showing an embodiment of the frequency discrimination circuit according to the present invention, FIG. 2 is a waveform diagram explaining the operation of the frequency discrimination circuit according to the present invention, and FIG. 3 is a frequency discrimination circuit according to the present invention. FIG. 4 is a block diagram showing a conventional frequency discrimination circuit. 17φ...Mono multivibrator 18-...Mono multivibrator 19...Capacitor 20...Capacitor 21...Resistor 22...Resistance Patent applicant NEC Home Electronics Co., Ltd. Agent Patent attorney Yama 1) Takeshi Tree 1st Figure 1d 4th Circle Figure 2 Figure 3 (C) ((1)
``Bi'ro 2

Claims (1)

【特許請求の範囲】[Claims] 第1及び第2の2種類の周波数信号を弁別する周波数弁
別回路において、第1の周波数信号の周期よりも大きく
かつ第2の周波数信号の周期よりも小さな反転時間の第
1リトリガー型モノマルチバイブレーターと、第2の周
波数信号の周期よりも大きな反転時間の第2リトリガー
型モノマルチバイブレーターとを有し、前記第1リトリ
ガー型モノマルチバイブレーターの出力により前記第2
リトリガー型モノマルチバイブレーターをトリガーする
ようにしたことを特徴とする周波数弁別回路。
In a frequency discrimination circuit that discriminates between two types of frequency signals, first and second, a first retrigger type mono-multivibrator having an inversion time larger than the period of the first frequency signal and smaller than the period of the second frequency signal. and a second retrigger type mono multivibrator with an inversion time larger than the period of the second frequency signal, and the second retrigger type mono multivibrator is controlled by the output of the first retrigger type mono multivibrator.
A frequency discrimination circuit characterized by triggering a retrigger type mono multivibrator.
JP29732486A 1986-12-13 1986-12-13 Frequency discrimination circuit Pending JPS63149573A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29732486A JPS63149573A (en) 1986-12-13 1986-12-13 Frequency discrimination circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29732486A JPS63149573A (en) 1986-12-13 1986-12-13 Frequency discrimination circuit

Publications (1)

Publication Number Publication Date
JPS63149573A true JPS63149573A (en) 1988-06-22

Family

ID=17845033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29732486A Pending JPS63149573A (en) 1986-12-13 1986-12-13 Frequency discrimination circuit

Country Status (1)

Country Link
JP (1) JPS63149573A (en)

Similar Documents

Publication Publication Date Title
JPH0393063A (en) Pulse detecting circuit
JPH05191237A (en) Phase difference detection circuit
JPH0434555Y2 (en)
JPS59111408A (en) Fm signal demodulation circuit
JPH01106590A (en) Automatic gain controlling circuit
JP2671510B2 (en) DC regenerator
JP2595755B2 (en) Burst gate pulse switching device
KR0128525B1 (en) Automatic muting generation circuit
JP2540553Y2 (en) LCD filter disconnection detector
JPS6033631Y2 (en) Self-output selection type one-shot circuit
JPS59208932A (en) Digital phase comparator
JPS59127425A (en) Phase-locked circuit
JPH0616232B2 (en) Sync signal processing circuit
JPS62159175A (en) Polarity discriminator circuit for synchronous signal
JPH04290383A (en) Synchronizing signal detection circuit
JPH0837609A (en) Pedestal clamp device for composite signal
JPH0339790A (en) Operation mode discriminating circuit for display monitor or the like
JPH02195777A (en) Vertical synchronizing and separator circuit
JPH056372B2 (en)
JPS59114983A (en) Signal discriminating circuit
JPH022218A (en) Phase synchronization detection circuit
JPH0367363B2 (en)
JPS6070017U (en) pulse adder
JPH03216046A (en) Digital line termination controller
JPS63236990A (en) Duty discrimination device