JPS63149720A - キ−ボ−ド装置 - Google Patents
キ−ボ−ド装置Info
- Publication number
- JPS63149720A JPS63149720A JP61297962A JP29796286A JPS63149720A JP S63149720 A JPS63149720 A JP S63149720A JP 61297962 A JP61297962 A JP 61297962A JP 29796286 A JP29796286 A JP 29796286A JP S63149720 A JPS63149720 A JP S63149720A
- Authority
- JP
- Japan
- Prior art keywords
- keys
- key
- pressed
- microcomputer
- keyboard device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Input From Keyboards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明はコンピュータ等の入力装置であるキーボード
装置に係り、更に詳しくはＣＭ ＯＳ （Ｃｏａ＋ρｌ
ｅ■５ｎｔａｒｙ ＭＯＳ）のワンチップマイクロコン
ピュータにより制御されるキーボード装置に関するもの
である。
装置に係り、更に詳しくはＣＭ ＯＳ （Ｃｏａ＋ρｌ
ｅ■５ｎｔａｒｙ ＭＯＳ）のワンチップマイクロコン
ピュータにより制御されるキーボード装置に関するもの
である。
［従 来 例］
近年、低消費電力のＣＭＯＳのワンチップマイクロコン
ピュータ（以下、ＣＰＵという）が種々販売されるよう
になり、このＣＰＵは、第３図に示すようにキーボード
装置の制御回路として用いられるようになった。このキ
ーボード装置のｃＰＵｌは出力ポート０１．・・・、Ｏ
ｎから順次ａＬｎレベル信号を複数のキー２に出力する
。この複数のキー２は第４図に示すようにスイッチＳが
マトリクラス状に配置されている。即ち、複数のキー２
が行ラインごとに“Ｌ”レベル信号によりスキャンされ
、いずれか一つのキーが押されると、入方ポートＩｌ？
・・・、工。のうちそのキーの配列されている列ライン
に該当する入力ボートが１１ Ｌ”レベルになる。一方
、キーが押されていない列ラインはプルアップ抵抗Ｒを
介して供給される電源電圧Ｖｃｃ（“Ｈ”レベル）にな
る。これにより、ＣＰＵ１は押されたキーを検出し、そ
のキーに該当する制御文字信号をコンピュータの本体側
に出力する。このようにして、このＣＰＵＩはキーボー
ド装置の制御装置として利用されている。
ピュータ（以下、ＣＰＵという）が種々販売されるよう
になり、このＣＰＵは、第３図に示すようにキーボード
装置の制御回路として用いられるようになった。このキ
ーボード装置のｃＰＵｌは出力ポート０１．・・・、Ｏ
ｎから順次ａＬｎレベル信号を複数のキー２に出力する
。この複数のキー２は第４図に示すようにスイッチＳが
マトリクラス状に配置されている。即ち、複数のキー２
が行ラインごとに“Ｌ”レベル信号によりスキャンされ
、いずれか一つのキーが押されると、入方ポートＩｌ？
・・・、工。のうちそのキーの配列されている列ライン
に該当する入力ボートが１１ Ｌ”レベルになる。一方
、キーが押されていない列ラインはプルアップ抵抗Ｒを
介して供給される電源電圧Ｖｃｃ（“Ｈ”レベル）にな
る。これにより、ＣＰＵ１は押されたキーを検出し、そ
のキーに該当する制御文字信号をコンピュータの本体側
に出力する。このようにして、このＣＰＵＩはキーボー
ド装置の制御装置として利用されている。
［発明が解決しようとする問題点］
しかしながら、上記キーボード装置は、低消費電力のＣ
ＭＯＳマイクロコンピュータ（ＣＰＵ）を用いているに
もかかわらず、複数のキー２を常時スキャンしているの
で、キー操作しない間もそのスキャン動作により無駄な
電力を消費しているという問題点があった。
ＭＯＳマイクロコンピュータ（ＣＰＵ）を用いているに
もかかわらず、複数のキー２を常時スキャンしているの
で、キー操作しない間もそのスキャン動作により無駄な
電力を消費しているという問題点があった。
この発明は上記問題点に鑑み、ＣＭＯＳマイクロコンピ
ュータには低消費電力状態とするスリーブモードがある
ことに着目してなされたものであり、その目的はキー操
作のときのみ複数のキーをスキャンすることにより、消
費電力をさらに低く抑えることができるキーボード装置
を提供することにある。
ュータには低消費電力状態とするスリーブモードがある
ことに着目してなされたものであり、その目的はキー操
作のときのみ複数のキーをスキャンすることにより、消
費電力をさらに低く抑えることができるキーボード装置
を提供することにある。
［問題点を解決するための手段］
上記目的を達成するために、この発明は、複数のキーと
、該キーに出力ポートから順次“Ｌ”レベル信号を出力
して前記複数のキーをスキャンすると共に、該複数のキ
ーのうち押されたキーを検出して該キーに対応する制御
文字信号を出力するＣＭＯ８のマイクロコンピュータと
備えているキーボード装置において、前記複数のキーの
うち少なくとも一つのキーが押されたときに検出信号を
前記マイクロコンピュータに出力するキー検出手段を有
し、 前記マイクロコンピュータは、前記複数のキーのいずれ
もが押されていないときには前記複数のキーに対して゛
′Ｌ″レベル信号を出力し、前記複数のキーのうち少な
くとも一つが押されたときには前記キー検出手段から出
力される検出信号に基づいて前記複数のキーに対して順
次“Ｌ”レベル信号を出力して前記複数のキーをスキャ
ンするようにしたものである。
、該キーに出力ポートから順次“Ｌ”レベル信号を出力
して前記複数のキーをスキャンすると共に、該複数のキ
ーのうち押されたキーを検出して該キーに対応する制御
文字信号を出力するＣＭＯ８のマイクロコンピュータと
備えているキーボード装置において、前記複数のキーの
うち少なくとも一つのキーが押されたときに検出信号を
前記マイクロコンピュータに出力するキー検出手段を有
し、 前記マイクロコンピュータは、前記複数のキーのいずれ
もが押されていないときには前記複数のキーに対して゛
′Ｌ″レベル信号を出力し、前記複数のキーのうち少な
くとも一つが押されたときには前記キー検出手段から出
力される検出信号に基づいて前記複数のキーに対して順
次“Ｌ”レベル信号を出力して前記複数のキーをスキャ
ンするようにしたものである。
［作 用］
従って、キーボード装置の制御回路であるＣＭＯ８のワ
ンチップマイクロコンピュータは、キーが押されないと
きには最も低消費電力の状態のスリーブモードに入り、
キー検出手段によりキーが押されたことを検出したとき
にはそのスリーブモードから抜け、通常のキースキャン
動作を行うことになる。
ンチップマイクロコンピュータは、キーが押されないと
きには最も低消費電力の状態のスリーブモードに入り、
キー検出手段によりキーが押されたことを検出したとき
にはそのスリーブモードから抜け、通常のキースキャン
動作を行うことになる。
［実 施 例］
以下、この発明の実施例を第１！ｙＪに基づいて説明す
る。なお、図中、第３図と同一部分には同一符号を付し
重複説明を省略する。
る。なお、図中、第３図と同一部分には同一符号を付し
重複説明を省略する。
図において、３はキー検出手段であり、このキー検出手
段３は複数のキー２のキーが押されたか否かを検出する
。そのため、複数のキー２とＣＰＵ１の入力ボートエ、
、・・・ｔ Ｉｎとを接続する列ラインにはプルアップ
抵抗Ｒとそのプルアップ抵抗Ｒに直列に接続された分圧
抵抗３ａとにより電源電圧Ｖｃｃが供給され、その抵抗
Ｒと分圧抵抗３ａとにより分圧された電圧がｐｎｐ型ト
ランジスタ３ｂのベースに印加されている。このｐｎｐ
型トランジスタ３ｂのエミッタは電源電圧Ｖｃｃが接続
され、このコレクタはＣＰＵ１の割込み入力端子ＩＮＴ
に接続されている。そして、ｐｎｐ型トランジスタ３ｂ
は、複数のキー２のうち少なくとも一つが押されるとＯ
Ｎ状態となり、コレクタを略電源電圧Ｖｃｃとし、Ｈ”
レベル（略電源電圧Ｖｃｃ）の信号をＣＰＵＩのＩＮＴ
端子に出力する。
段３は複数のキー２のキーが押されたか否かを検出する
。そのため、複数のキー２とＣＰＵ１の入力ボートエ、
、・・・ｔ Ｉｎとを接続する列ラインにはプルアップ
抵抗Ｒとそのプルアップ抵抗Ｒに直列に接続された分圧
抵抗３ａとにより電源電圧Ｖｃｃが供給され、その抵抗
Ｒと分圧抵抗３ａとにより分圧された電圧がｐｎｐ型ト
ランジスタ３ｂのベースに印加されている。このｐｎｐ
型トランジスタ３ｂのエミッタは電源電圧Ｖｃｃが接続
され、このコレクタはＣＰＵ１の割込み入力端子ＩＮＴ
に接続されている。そして、ｐｎｐ型トランジスタ３ｂ
は、複数のキー２のうち少なくとも一つが押されるとＯ
Ｎ状態となり、コレクタを略電源電圧Ｖｃｃとし、Ｈ”
レベル（略電源電圧Ｖｃｃ）の信号をＣＰＵＩのＩＮＴ
端子に出力する。
これにより、ＣＰＵＩには割込みがかかる。。
次に、上記構成のキーボード装置の動作を第２図のフロ
ーチャートに基づいて説明する。
ーチャートに基づいて説明する。
まず、キーボード装置のＣＰＵＩはキーを検出するため
種々初期設定を行う（ステップ５ＴＩ）。
種々初期設定を行う（ステップ５ＴＩ）。
次に、出力ポートｏ１．・・・、Ｏｏを全てを“Ｌ”レ
ベルに保持しくステップ５Ｔ２） 、スリーブモードに
する（ステップ５Ｔ２）、続いて、インタラブド受付可
能状態としてインタラブド信号を待つ（ステップ５Ｔ４
）、即ち、ＣＰＵＩは出力ポート０□、・・・、ｏｏの
全てを“Ｌ＃レベルに保持すると共に、スリーブモード
になり、複数のキー２のスキャン動作を行わない。従っ
て、ＣＰＵＩは極めて低消費電力の状態を維持する。
ベルに保持しくステップ５Ｔ２） 、スリーブモードに
する（ステップ５Ｔ２）、続いて、インタラブド受付可
能状態としてインタラブド信号を待つ（ステップ５Ｔ４
）、即ち、ＣＰＵＩは出力ポート０□、・・・、ｏｏの
全てを“Ｌ＃レベルに保持すると共に、スリーブモード
になり、複数のキー２のスキャン動作を行わない。従っ
て、ＣＰＵＩは極めて低消費電力の状態を維持する。
そして、複数のキー２のうち少なくとも−っのキーが押
されると、ｐｎｐ型トランジスタ３ｂはＯＮ状態になる
。すると、キー検出手段３からはｉｔＨ”レベルの信号
がＣＰＵＩのＩＮＴ端子に出力される。この割込み信号
により、ＣＰｔＪｌはスリーブモードを解除しくステッ
プ５Ｔ５） 、出力ポート０□、・・・、Ｏｎから順次
″Ｌ＃レベルの信号を出力しくステップ５Ｔ６）、複数
のキー２の行ラインをスキャンする。続いて、押された
キーに該当する列ラインの“Ｌ”レベルの信号が入力ボ
ートから入力する（ステップ５Ｔ７）と、そのキーを検
出して割込みルーチンから元のメインルーチンに戻る。
されると、ｐｎｐ型トランジスタ３ｂはＯＮ状態になる
。すると、キー検出手段３からはｉｔＨ”レベルの信号
がＣＰＵＩのＩＮＴ端子に出力される。この割込み信号
により、ＣＰｔＪｌはスリーブモードを解除しくステッ
プ５Ｔ５） 、出力ポート０□、・・・、Ｏｎから順次
″Ｌ＃レベルの信号を出力しくステップ５Ｔ６）、複数
のキー２の行ラインをスキャンする。続いて、押された
キーに該当する列ラインの“Ｌ”レベルの信号が入力ボ
ートから入力する（ステップ５Ｔ７）と、そのキーを検
出して割込みルーチンから元のメインルーチンに戻る。
また、この割込みルーチンにおいては、所定時間に次の
キーが押された場合、上記スッテプＳＴ５〜ＳＴ７を繰
返してその押されたキーに該当する制御文字信号を出力
する。そして。
キーが押された場合、上記スッテプＳＴ５〜ＳＴ７を繰
返してその押されたキーに該当する制御文字信号を出力
する。そして。
所定時間にキーが押されない場合、メインルーチンに戻
って種々のキー処理をする（ステップ５Ｔ８）、即ち、
通常のキーの処理が実行される。これ以後、再びステッ
プＳＴ２に戻り、出力ポートＯ□、・・・ｔ ｏｎの全
てを再びＬ”レベルにしてスリーブモードに入り、上記
ルーチンが繰り返される。
って種々のキー処理をする（ステップ５Ｔ８）、即ち、
通常のキーの処理が実行される。これ以後、再びステッ
プＳＴ２に戻り、出力ポートＯ□、・・・ｔ ｏｎの全
てを再びＬ”レベルにしてスリーブモードに入り、上記
ルーチンが繰り返される。
このように、キーボード装置のＣＰＵ１は、複数のキー
２のいずれのキーも押されていない場合にはスリーブモ
ードに入り、極めて低い消費電力に抑えられる。また、
このＣＰＵＩは複数のキー２のうち少なくとも一つのキ
ーが押された場合には通常通り、押されたキーに応じた
制御文字の信号をコンピュータ等の本体側に出力する。
２のいずれのキーも押されていない場合にはスリーブモ
ードに入り、極めて低い消費電力に抑えられる。また、
このＣＰＵＩは複数のキー２のうち少なくとも一つのキ
ーが押された場合には通常通り、押されたキーに応じた
制御文字の信号をコンピュータ等の本体側に出力する。
［発明の効果］
以上説明したように、この発明のキーボード装置によれ
ば、複数のキーのうち少なくとも一つのキーが押されて
いるか否かの検出をするキー検出手段を設け、その検出
信号によりキーが押された場合のみ複数のキーをスキャ
ンし、キーが押されていない場合スキャンを停止すると
共に、その間出力ポートから“Ｌ”レベルを出力してス
リーブモードに入るようにしたので、キーボード装置に
用いられているＣＰＵの消費電力を低く抑えることがで
き、特にＣＭＯＳのマイクロコンピュータにとっては極
めて有効である。
ば、複数のキーのうち少なくとも一つのキーが押されて
いるか否かの検出をするキー検出手段を設け、その検出
信号によりキーが押された場合のみ複数のキーをスキャ
ンし、キーが押されていない場合スキャンを停止すると
共に、その間出力ポートから“Ｌ”レベルを出力してス
リーブモードに入るようにしたので、キーボード装置に
用いられているＣＰＵの消費電力を低く抑えることがで
き、特にＣＭＯＳのマイクロコンピュータにとっては極
めて有効である。
第１図はこの発明の一実施例を示すキーボード装置の部
分ブロック図、第２図は第１図のキーボード装置の動作
フローチャート図、第３図は従来のキーボード装置の部
分ブロック図、第４図は第３図の省略部分のキーを説明
するための図である。 図中、１はＣＭＯＳのワンチップマイクロコンピュータ
（ＣＰＵ）、２は複数のキー、３はキー検出手段３ａは
分圧抵抗、３ｂはトランジスタ、ＩＮＴはＣＰＵＩの割
込み信号入力端子である。 特許出願人 株式会社 富士通ゼネラル代理人 弁理
士 大 原 拓 也第２図
分ブロック図、第２図は第１図のキーボード装置の動作
フローチャート図、第３図は従来のキーボード装置の部
分ブロック図、第４図は第３図の省略部分のキーを説明
するための図である。 図中、１はＣＭＯＳのワンチップマイクロコンピュータ
（ＣＰＵ）、２は複数のキー、３はキー検出手段３ａは
分圧抵抗、３ｂはトランジスタ、ＩＮＴはＣＰＵＩの割
込み信号入力端子である。 特許出願人 株式会社 富士通ゼネラル代理人 弁理
士 大 原 拓 也第２図
Claims (1)
- 【特許請求の範囲】 複数のキーと、該キーに出力ポートから順次“Ｌ”レベ
ル信号を出力して前記複数のキーをスキャンすると共に
、該複数のキーのうち押されたキーを検出して該キーに
対応する制御文字信号を出力するＣＭＯＳのワンチップ
マイクロコンピュータと備えているキーボード装置にお
いて、前記複数のキーのうち少なくとも一つのキーが押
されたときに検出信号を前記マイクロコンピュータに出
力するキー検出手段を有し、 前記マイクロコンピュータは、前記複数のキーのいずれ
もが押されていないときには前記複数のキーに対して“
Ｌ”レベル信号を出力し、前記複数のキーのうち少なく
とも一つが押されたときには前記キー検出手段から出力
される検出信号に基づいて前記複数のキーに対して順次
“Ｌ”レベル信号を出力して前記複数のキーをスキャン
するようにしたことを特徴とするキーボード装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61297962A JPS63149720A (ja) | 1986-12-15 | 1986-12-15 | キ−ボ−ド装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61297962A JPS63149720A (ja) | 1986-12-15 | 1986-12-15 | キ−ボ−ド装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63149720A true JPS63149720A (ja) | 1988-06-22 |
Family
ID=17853341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61297962A Pending JPS63149720A (ja) | 1986-12-15 | 1986-12-15 | キ−ボ−ド装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63149720A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0421019A (ja) * | 1990-05-14 | 1992-01-24 | Tamura Electric Works Ltd | キー検出方法 |
| JP2008090642A (ja) * | 2006-10-03 | 2008-04-17 | Nec Electronics Corp | キー入力装置 |
-
1986
- 1986-12-15 JP JP61297962A patent/JPS63149720A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0421019A (ja) * | 1990-05-14 | 1992-01-24 | Tamura Electric Works Ltd | キー検出方法 |
| JP2008090642A (ja) * | 2006-10-03 | 2008-04-17 | Nec Electronics Corp | キー入力装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1181529A (en) | Micro computer system with selectable operational mode | |
| KR0180680B1 (ko) | 중앙처리장치의 리셋장치 및 방법 | |
| US5629694A (en) | Computer keyboard with power control key | |
| US6678830B1 (en) | Method and apparatus for an ACPI compliant keyboard sleep key | |
| KR100322467B1 (ko) | 다중 사용자 컴퓨터 시스템 및 그의 원격 제어 방법 | |
| JPS63149720A (ja) | キ−ボ−ド装置 | |
| US20030046320A1 (en) | Calculator device | |
| KR920001961B1 (ko) | 컴퓨터 시스템에서의 키보드 선택 방법 및 장치 | |
| JP3321955B2 (ja) | キーボード装置 | |
| JPH0496816A (ja) | タッチパネル制御方式 | |
| US20030067400A1 (en) | Keyboard with function keys | |
| US5583498A (en) | Input device | |
| CA2066011A1 (en) | Interruption circuit operable at a high speed | |
| CN113572480A (zh) | 一种按键扫描系统及方法 | |
| KR19980020202U (ko) | 가상 키보드를 구비한 컴퓨터 시스템 | |
| JPS59140561A (ja) | 電子機器 | |
| US20040212594A1 (en) | Method of rapid processing in a keypad connected to an electronic device | |
| EP0361533A3 (en) | A data processing system input device | |
| KR930003406B1 (ko) | 키 스캔닝 장치 및 방법 | |
| KR0180643B1 (ko) | 인터럽터 처리시간이 단축된 인터럽트 제어회로 | |
| JPH054032Y2 (ja) | ||
| JPH0413715Y2 (ja) | ||
| JP2701699B2 (ja) | キーボード | |
| JPS62210523A (ja) | デ−タ入力装置 | |
| KR19980060291U (ko) | 복수의 퍼스널 컴퓨터 시스템을 지원하는 키보드 장치 |