JPS63151201A - 水晶発振回路 - Google Patents

水晶発振回路

Info

Publication number
JPS63151201A
JPS63151201A JP62303081A JP30308187A JPS63151201A JP S63151201 A JPS63151201 A JP S63151201A JP 62303081 A JP62303081 A JP 62303081A JP 30308187 A JP30308187 A JP 30308187A JP S63151201 A JPS63151201 A JP S63151201A
Authority
JP
Japan
Prior art keywords
inverter
switch
crystal
oscillation circuit
input terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62303081A
Other languages
English (en)
Inventor
ケネス、ダブリュー、オウヤング
カール、エム・ジェイ、ロフグレン
ジェラルド、ダブリュー、シェアラー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Western Digital Corp
Original Assignee
Western Digital Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Digital Corp filed Critical Western Digital Corp
Publication of JPS63151201A publication Critical patent/JPS63151201A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/014—Modifications of generator to ensure starting of oscillations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L3/00—Starting of generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
    • H03B5/364—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device the amplifier comprising field effect transistors

Landscapes

  • Oscillators With Electromechanical Resonators (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は水晶発振器、特に水晶発振器の発振開始を確
実なものにし、水晶発振器の発振振幅が最大になるまで
に要する時間を短縮するよう改良された回路に関するも
のである。
〔従来技術およびその問題点］ 水晶発振器は、マイクロプロセッサ−等の正確かつ精密
なりロックを必要とする装置に長い間利用されてきた。
しかし、従来の水晶発振器に共通ずる問題として、発振
が全く起こらなかったり、発振は起っても許容範囲内の
短い時間では発振が始まらないという点があげられる。
また、従来の発振器においては、一旦回路に電力を供給
すると発振振幅が最大になるまでに長時間を要し、この
ため、この水晶発振器を用いた装置の始動には長い時間
かかつていた。
ＭＯ８技術においては、一般に水晶発振器は、第１図に
示すような回路として構成されている。
Ｐチャネルトランジスタ４２およびＮチャネルトランジ
スタ４４から成る高利ＷＣＭＯＳインバータ３２と、こ
のインバータ３２に並列接続された水晶素子３０と、イ
ンバータ３２の入力端子３８と出力端子４０に各々接続
されている接地安定化キャパシタ３４．３６とが設けら
れている。作用としては、回路供給電圧ＶＣＣが印加さ
れると、トランジスタ４２がオンとなり、インバータ出
力端子４０に電圧Ｖｏｕｔが生じる。電圧Ｖ　ｏｕｔは
該キャパシタ３６を充電し、水晶素子３０における電圧
を上昇させ、もって水晶素子３０の低振幅発振を開始さ
せる。この低振幅発振はインバータの入力端子３８で電
圧Ｖｉｎを発生させ、キャパシタ３４を充電する。上昇
する電圧Ｖｉｎによって、インバータ３２は高利得領域
までゆるやかに移動し、これによって水晶の発振振幅を
大きくする。こうしたフィードバックの繰り返しによっ
て、第２図に示すように、水晶素子３０における電圧の
立上り時間を確立する。
水晶素子３０が発振を始めるか否かは、立上り時間、電
源波形等のいくつかの要因によって決まる。また、ノイ
ズがないと始動しない場合がある。
はとんどの回路においてノイズは望ましいものではない
のだが、第１図の回路においては、インバータ３２の入
力端子３８におけるノイズは、実際には始動を補助して
いるのである。
水晶素子３０が発振を始めると、いくつかの要因は、発
振器が最大振幅発振となるまでに要する時間に影響を与
える。たとえば゛、インバータ３２の利得や、インバー
タ３２を通過するノイズレベルなどがあげられるが、こ
れに限られるものではない。高利得インバータは、今あ
るノイズを増幅し、低利得インバータよりも速く出力端
子において最大振幅変動を達成する。またノイズのレベ
ルが高いと、ノイズのレベルが低いときよりも発振を助
ける必要振幅変動を達成するのに、小さい増幅ですむ。
従来のインバータ３２は、第３図の線４５が示すような
電圧特性を示す。この曲線の傾きｄ　Ｖｏｕｔ　／　ｄ
　Ｖ　ｉｎはインバータの電圧利得である。
ＶｏｕｔがＶｌｎと等しい時に、最大利得（つまり発振
器の最短始動時間）を得るのに望ましい目標が得られる
。またこの目標は、抵抗素子４６をキャパシタ３４の充
電を促進するインバータ３２と並列に設けることによっ
て回路から１摩られるものである。電圧特性を示す第３
図の曲線４８は、抵抗素子４６がインバータ３２と並列
接続されたときに生じる関係Ｖ　ｉｎ＝　Ｖ　ｏｕｔを
示している。抵抗素子４６は、インバータが曲線４５の
最大利得点５０において作動するようにバイアスし、こ
れによって発振回路が最大電圧振幅に達するまでに要す
る時間を短縮している。
インバータを高利得領域にむくようにできるだけ速やか
にキャパシタ３４を充電することによって、回路の始動
時間を最短にすることができる。
これは抵抗素子４６の抵抗値ができるだけ小さくなるよ
うに選ぶことによって実現される。このように、電圧Ｖ
　ｏｕｔがキャパシタ３４の急速充電を成し遂げられる
。
しかしながら、従来抵抗素子４６用に選定される抵抗の
最小値にはかなり大きな制約があった。
発振している水晶は、選択周波数のみを特に通過させ、
他の全ての周波数の通過を防げる。従って設計者は、選
択されなかった周波数が選択された周波数の信号強度を
低下させないように回路から俳選択されなかった周波数
を取り除くようにしなければならない。ところが、高利
得を達成するために抵抗素子４６が回路に付加されると
、水晶素子３０を飛び越えて進む付加フィードバックパ
ス５２が、インバータ３２の入力端子３８と出力端子４
０の間に作られる。インバータ３２の出力端子４０にお
けるノイズ（好ましくない周波数）は、この付加フィー
ドバックパス５２を通ってインバータ３２の入力端子３
８に伝達されて増幅され、発振器の全体的な性能を低下
させる。そこで従来は、ノイズ周波数がフィードバック
パス５２を通過することを避けるため、設計者は比較的
高い抵抗値をもつ抵抗素子４６を選択することにより、
発振器の性能劣化を防いでいた。
抵抗素子４６の抵抗値を高くすることにより発振中にノ
イズなく作動させるという要請と、抵抗値の低い抵抗を
設けることによって始動時間を炉縮するという要請との
均衡を図る必要があった。
一般にノイズのない発振を達成するという要請を第一義
にしていたため、従来の発振回路においては始動時間は
望ましいものよりも短かかった。
このように公知の水晶発振回路には、従来、発振を開始
できなかったり、発振が始まったとしても最大発振振幅
が得られる速度が遅い等の諸々の制約があった。
この発明は、始動後、内薄する好ましくないノイズ発生
という欠点なしに、迅速かつ信頼性の高い水晶発振回路
の始動をえるために設計された。
〔問題点を解決するための手段および作用〕この目的を
達成するために、本発明に係る水晶発振回路は入力端子
と出力端子を有する増幅インバータに並列接続された水
晶と、始動中の安定化のためにインバータの入力端子と
出力端子に各々接続された接地キャパシタと、インバー
タの出力端子と入力端子をつなぐ高抵抗の第１フイード
バツクパスと、同じくインバータの出力端子と入力端子
を結ぶ低抵抗の第２フイードバツクパスと、低抵抗パス
とインバータを選択的に接続するためのスイッチ手段と
を備えている。
回路の作動中は、インバータを高利得領域で作動させる
ために、スイッチ手段を閉じ、出力キャパシタの電圧ま
で入力キャパシタが急速充電されるようにしている。イ
ンバータにおいて最大ゲインが達成された後、スイッチ
手段を開きインバータと低い抵抗値の通路との接続を切
ることによって、インバータを横切る電圧ジャブを生じ
させる。
電圧ジャンプの結果、発振の開始期の援助インバータに
よって大幅に増幅される高レベルノイズが生じる。さら
に、低抵抗パスのインバータへの接続を解除すると、通
常発振中、望ましくないノイズが弁士ずることを避ける
ことができる。
水晶発振回路には、始動期間中、信頼性の高い発振を開
始する水晶発振回路が設けられている。
本発明のもう１つの特徴としては、立上り時間、電源波
形、水晶発振器を用いた回路のノイズ環境とは独立に、
始動期間中確実な発振を開始する水晶発振器が設けられ
ているという点にある。
さらに本発明の他の特徴としては迅速な始動をする水晶
発振回路が設けられているという点である。
本発明のさらにもう一つの特徴は、水晶発振回路には、
始動後低ノイズ作動を供給しながら迅速な始動の水晶発
振回路が設けられている。
本発明のこうした利点や、他の利点は、添附図面ととも
に下記に示す好適な実施例を参照することによって容易
に理解できるであろう。
〔実施例］ 第４図は、本発明の水晶発振器６ｏの基本的な回路構成
を示している。この回路は、水晶素子６２と、水晶素子
６２と並列に接続された入力端子６６と出力端子６８と
を有するＣＭＯＳインバータ６４と、入力端子６６と該
インバータ６４に接続された第１安定化接地キャパシタ
７０と、インバータ６４の出力端子６８に接続された第
２安定化接地キャパシタとを具えている。また、出力端
子６８と入力端子６６との間をつなぐ高抵抗パスを形成
するために、インバータ６４ど並列に接続された比較的
高い抵抗値の抵抗素子７４も設けられている。さらに、
出力端子６８と入力端子６６とをつなぐ低抵抗通路を形
成するために、スイッチ７６を介しインバータ６４と並
列に接続されている比較的低い抵抗値の抵抗素子７８が
設けられている。
本発明の水晶発振回路６０は、以下に述べるような態様
で作動するように設計されている。まず、スイッチ７６
が閉じられ、低抵抗素子７８がインバータ６４の入力端
子６６と出力端子６８との両者に電気的に接続される。
この状態で回路に電圧をか（プると、すなわち、供給電
圧をオンにすると、電圧ｖｏｕｔをインバータの出力端
子６８から急速充電可能なキャパシタ７０へ加えること
ができる低抵抗パスが得られる。電圧ＶＣＣがオンにな
ると、インバータ６４のＰチャネル・トランジスタ６５
がオーンになり、インバータの出力端子６８での電圧が
ＶＣＣとなる。
キャパシタ７０は急速に充電されるのでインバータ６４
の入力端子６６での電圧Ｖｉｎは、インバータ６４の出
力端子６８での電圧にほぼ等しい程度まで、すなわちイ
ンバータ６４の最大利得点まで急上昇する。
したがって、インバータ６４での最大利得を達成するま
でに要する時間は、インバータ６４の入ツノ端子６６と
出力端子６８との間に高抵抗パスのみが設けられた場合
よりも短くなる。
Ｖ　ｏｕｔがＶｉｎにほぼ等しくなり、インバータが最
大利得を達成する時点になると、スイッチ７６は開かれ
、これにＪζつで２つの望ましい効果が得られる。その
１つは、スイッチ７６が急に開くことによって、接続点
８０と接続点８２との間に電圧遷移が生じることである
。この電圧遷移の結果、インバータ６４の入力端子にお
いて高レベルの望ましいノイズが発生する。このノイズ
はインバータによって増幅され、インバータは、最大利
得で作動している。このため水晶素子６２におＣプる発
−１２＝ 振振幅は急増する。それ故、インバータを高利得点にバ
イアスし、インバータの入力端子においてノイズを発生
させることによって速やかな始動がなされる。
スイッチ７６を開いたときに生じる望ましい効果の２つ
めとして、低抵抗の抵抗素子７８を介してインバータの
入力端子６６と出力端子６８とをつなぐ低抵抗パスが取
り除かれるという点があげられる。これによって、始動
開始後のノイズによる発振器の性能低下を防止する。し
かしインバータとの出力端子と入力端子との間に高抵抗
パスを設（プることによって、インバータのバイアスを
継続し、インバータは高利得で作動される。
第５図は、回路の電圧供給の電圧ＶＣＣの継時曲線を示
している。この電圧は始動とほぼ同時に、最大値Ｖｃｃ
に到達し、この継時値を新ｆ持する。
第６図Ａは、本発明の回路内に使用されているスイッチ
７６の継時的状態変化を示している。スイッチ７６は、
所定時間ｔ１だ【プ閉位置にとどまるよう制御され、そ
の後スイッチ７６は自動的に聞く。スイッチ７６にはた
とえば、供給電圧ＶＣＣによって駆動されるＦＥＴスイ
ッチを用いてもよく、これによって、供給電圧をオンす
るとすぐにスイッチ７６を作動させるようにする。
第６図Ｂは、インバータ６４の出力端子６８にお【プる
電圧Ｖ　ｏｕｔの電圧特性の継時的変化を示している。
時間ｔ１の間、スイッチ７６は閉に保たれ、キャパシタ
７０の急速充電が起こり、Ｖ団がおよそＶｏｕｔまで増
加する。この結果、インバータ６４は急速に高利得供給
点までに達する。所定時間ｔ１が経過すると、スイッチ
７６が自動的に聞き、インバータの入力端子においてノ
イズスパイクが発生する。ノイズ発生の結果、インバー
タ出力は急速に降下し、発振器の振幅は大きくなる。ま
たスイッチ７６を聞くことによって、インバータ６４の
入力端子と出力端子間を結ぶ低抵抗通路は除かれ、イン
バータ６４の出力電圧Ｖ　ｏｕｔは水晶素子６２若しく
は高抵抗抵抗素子７４を通るようになる。しかし、いず
れの通路を通過する場合でも望ましい選択周波数のみが
通過する。その結果、水晶素子の増幅と発振はすぐに最
大値に達し、同時に通常発振の際の望ましくないノイズ
の発生は防止される。さらに、水晶発振の始動は確実な
ものとなる。スイッチ開成直後に回路自体が生成する高
レベルノイズが発振を開始させるため、回路中に高レベ
ルのランダムノイズを生じさせる必要はない。高値利得
達成まで、発振は開始しないことから、水晶の発振は立
上り時間や電圧供給波形とは無関係である。
これまでの説明から明らかなように、インバータに対し
て高値利得が得られたとき（Ｖ　ｉｎがＶｏｕｔにほぼ
等しいとき）に、スイッチ７６をただちに聞くことによ
って、始動時間を最も短くすることができる。これによ
って、高レベルノイズの高利得増幅が可能となり、高速
で信頼性の高い水晶発振が得られる。
なお、インバータによって最大利得達成後または達成前
にスイッチ７６が間かれるというのもこの発明の範囲内
である。たとえば、高レベルノイズは依然として高利得
によって増幅されているので、従来の回路と比較した場
合に、時間ｔ１経過後、スイッチ７６は開き、その結果
、始動時間を向上させる。同様に、インバータで最大利
得が得られる前に、スイッチ７６を開くことができる。
インバータは最大利得より小さな利得をもつが、この利
得は、図１の従来装置に要した時間よりも短い時間で、
この高レベルノイズを最大振幅にまで増幅させることは
十分可能である。
第７図は、高抵抗抵抗素子７４がＦＥＴ７５とスイッチ
７６によって構成され、低抵抗抵抗素子７８が、ＦＥＴ
７９を用いて構成された本発明の実施例を示している。
ＦＥＴ７５は、求める抵抗値を実現するために、適度な
大きさをもち、（供給電圧ＶＤＤによって）適度にバイ
アスされている。
所定時間経過後ＦＥＴを自動的にオフにするパワーオン
リセット（ＰＯＲ）スイッチ回路によって、ＦＥＴ７９
は制御されている。ＰＯＲスイッチ回路は、複数のＰチ
ャネルＦＥＴトランジスタ８４゜８６および８８として
、キャパシタ９０とインバ一夕９２を備えている。供給
電圧ＶＣＣを入れるとすぐに、インバータ９２の出力は
上昇し、ＦＥＴ７９が抵抗値の低い抵抗素子として機能
するようにＦＥＴ７９をオンにする。同時に、供給電圧
ＶＣＣをトランジスタ８４に印加することによって、ト
ランジスタ８６と８８が電流値を制限する電流源を作り
出す。電流源からの電流は、キャパシタ９０を充電する
ことによって、インバータ９２の入力端子における電圧
を増加させる。キャパシタ９０が蓄電されるにつれイン
バータ９２の入力端子における電圧が上昇し、時間ｔ１
経過後インバータ９２の閾値に達し、Ｎチャネルトラン
ジスタ９６をオンにし、Ｐチャネルトランジスタ９４を
オフにする。これにより、ＦＥＴ７９はオフされ、低抵
抗通路をインバータ６４から電気的に切り離す。したが
って、各種のパラメータを調節することによって、ＰＯ
Ｒスイッチを開くのに要する時間を変えて制御すること
ができる。第１に、トランジスタ８４を通過する供給電
圧として生成される電流の値を変えるために、１〜ラン
ジスタ８４のゲート長とチャネル幅を変えることかでき
る。これによってキャパシタ９０が充電される割合とイ
ンバータが電圧量値に達するスピードとを変えることが
できる。第２に、キャパシタ９０の値を変え、インバー
タ９２が閾値電圧を達するのに要する時間を増加させた
り減少させたりすることができる。最後に、インバータ
９２の閾値電圧は変えることができ、これによりＦＥＴ
７９をオフするのに要する電圧を増加させたり減少させ
たりすることができる。それ故、どのゲインの選択値が
インバータによって達成されていても、ＰＯＲスイッチ
は開くように変更または調整することができる。
この発明は一つの特定の実施例についてのみ説明された
。しかし、この発明の範囲、およびその精神から離れる
ことなく、数多くの改良が可能であることは当業者の当
然とするところである。したがって、本発明は、既述の
特定の実施例や添附した特許請求の範囲に限定されるの
ものではない。
【図面の簡単な説明】
第１図は、従来の水晶発振回路を示す概略図、第２図は
始動中筒１図に示した水晶発振器の電圧の継時的変化を
示すグラフ、第３図は第１図に示したインバータの電圧
特性を示す概略図、第４図は本発明の一実施例の概略回
路図、第５図は本発明に係る回路の供給電圧の継時的変
化を示すグラフ、第６図Ａは本発明に係る回路の一部を
構成するスイッチを通る電圧の経時的変化を示すグラフ
、第６図Ｂは本発明に係る水晶発振回路の始動時におけ
る電圧の継時的変化を示すグラフ、第７図は本発明に係
る回路の他の実施例を示す概略図である。 ３０・・・水晶素子、３２・・・高利４９０　Ｍ　ＯＳ
インバータ、３４．３６・・・接地安定化キャパシタ、
３８・・・インバータ入力端子、／１．　Ｏ・・・イン
バータの出力端子、４２・・・Ｐチャネルトランジスタ
、４７１・・・Ｎチャネルトランジスタ、４５・・・線
、４６・・・抵抗素子、４８・・・曲線、５０・・・最
大利得点１．５２・・・フィードバックパス、６０・・
・水晶発振回路、６２・・・水晶素子、６４・・・ＣＭ
ＯＳインバータ、６５・・・Ｐチャネルトランジスタ、
６６・・・ＣＭＯＳインバータの入力端子、６８・・・
ＣＭＯＳインバータの出力端子、７０・・・第一安定化
接地キャパシタ、７４・・・高抵抗抵抗素子、７５．７
９・・・ＦＥＴ、７６・・・スイッチ、７８・・・低抵
抗抵抗素子、８０．８２・・・接続点、８４，８６．８
８・・・ＰチャネルＦＥＴトランジスタ、９０・・・キ
ャパシタ、９２・・・インバータ、９４・・・Ｐチャネ
ルトランジスタ、９６・・・Ｎチャネルトランジスタ。

Claims (8)

    【特許請求の範囲】
  1. （１）水晶素子と、 入力端子、出力端子および電源接続端子を有し、前記水
    晶素子と並列接続されたインバータと、前記インバータ
    の入力端子に接続された第１接地キャパシタと、 前記インバータの出力端子に接続された第２接地キャパ
    シタと、 前記インバータの入力端子と出力端子間に挿入された第
    １抵抗通路と、 前記インバータの前記入力端子と前記出力端子の間に位
    置し、第１抵抗通路よりも低い抵抗値をもち、前記イン
    バータに電圧が印加されるとすぐに前記第１および第２
    キャパシタの急速充電を行なう選択接続可能な第２抵抗
    通路と、 を有することを特徴とする水晶発振回路。
  2. （２）前記選択接続可能な第２抵抗通路は、ＭＯＳトラ
    ンジスタを有することを特徴とする特許請求の範囲第（
    １）項記載の水晶発振回路。
  3. （３）第２抵抗通路内にスイッチを設けたことを特徴と
    する特許請求の範囲第（１）項記載の水晶発振回路。
  4. （４）発振回路に電圧を印加後、所定時間前記スイッチ
    閉成し、前記所定時間経過後前記スイッチを開成するよ
    う前記スイッチを制御することによって、第２抵抗通路
    をインバータから電気的に分離させるリセット手段を備
    えたことを特徴とする特許請求の範囲第（３）項記載の
    水晶発振回路。
  5. （５）水晶素子と、 前記水晶素子に並列接続されたインバータと、前記イン
    バータに並列接続された第１の抵抗と、前記インバータ
    と並列に接続され、第１抵抗よりも低い抵抗値をもつ第
    ２抵抗と、 前記インバータから前記第２抵抗を電気的に選択分離す
    る制御手段とを備えたことを特徴とする水晶発振回路。
  6. （６）前記制御手段はスイッチを備えたことを特徴とす
    る特許請求の範囲第（５）項記載の水晶発振回路。
  7. （７）前記制御手段は、所定時間前記スイッチを閉成し
    、前記所定時間経過後前記スイッチを自動的に構成する
    ことによって前記第２抵抗を前記インバータから電気的
    に分離させることを特徴とする特許請求の範囲第（６）
    項記載の水晶発振回路。
  8. （８）水晶素子と、 入力端子および出力端子を有し、前記水晶素子と並列接
    続されたインバータと、 電源と、 前記インバータの入力端子に接続された第１接地キャパ
    シタと、 前記インバータの出力端子に接続された第２接地キャパ
    シタと、 前記電源と出力端子間に挿入された第１抵抗通路と、 前記電源と前記第２接地キャパシタの間に位置し、第１
    抵抗通路よりも低い抵抗値をもつ、選択接続可能な第２
    抵抗通路と、 を有することを特徴とする水晶発振回路。
JP62303081A 1986-12-04 1987-11-30 水晶発振回路 Pending JPS63151201A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/937,984 US4704587A (en) 1986-12-04 1986-12-04 Crystal oscillator circuit for fast reliable start-up
US937984 1986-12-04

Publications (1)

Publication Number Publication Date
JPS63151201A true JPS63151201A (ja) 1988-06-23

Family

ID=25470673

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62303081A Pending JPS63151201A (ja) 1986-12-04 1987-11-30 水晶発振回路

Country Status (5)

Country Link
US (1) US4704587A (ja)
JP (1) JPS63151201A (ja)
DE (1) DE3734146A1 (ja)
FR (1) FR2607985A1 (ja)
GB (1) GB2201853A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010177852A (ja) * 2009-01-28 2010-08-12 Oki Semiconductor Co Ltd 発振回路

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2501200B2 (ja) * 1986-08-28 1996-05-29 日本電気アイシーマイコンシステム 株式会社 パルス発生回路
JP2573266B2 (ja) * 1987-12-18 1997-01-22 株式会社東芝 発振回路
US4831343A (en) * 1988-03-24 1989-05-16 Motorola, Inc. Crystal clock generator having fifty percent duty cycle
JPH0372669A (ja) * 1989-05-17 1991-03-27 Toshiba Corp 半導体集積回路装置およびその製造方法
US5061906A (en) * 1989-07-28 1991-10-29 Fujitsu Limited Voltage controlled oscillator using control transistors in a loop formed of inverters
US5050085A (en) * 1990-06-22 1991-09-17 Siemens Automotive L.P. Engine control microprocessor start-up circuit
US5220291A (en) * 1992-03-20 1993-06-15 Hubert Hagadorn Complementary transistor oscillator
US5534826A (en) * 1994-10-24 1996-07-09 At&T Corp. Oscillator with increased reliability start up
GB9607578D0 (en) * 1996-04-12 1996-06-12 Rolls Royce Plc Turbine rotor blades
JP3048921B2 (ja) * 1996-04-23 2000-06-05 静岡日本電気株式会社 水晶発振回路
US5909152A (en) * 1997-02-28 1999-06-01 Texas Instruments Incorporated Low power CMOS crystal oscillator circuit
KR100474999B1 (ko) * 1997-09-12 2005-05-27 삼성전자주식회사 전압 조정 발진기
US6278336B1 (en) 1998-02-27 2001-08-21 Texas Instruments Incorporated Low-current oscillator with hysteresis input buffer
US5982246A (en) * 1998-04-06 1999-11-09 Microchip Technology Incorporated Crystal oscillator having prestressing bias circuit to provide fast start-up
TW392270B (en) * 1998-07-04 2000-06-01 Faraday Tech Corp Input buffer and input/output buffer that totally fulfill the testability of IDDQ
US6657507B2 (en) * 2002-01-02 2003-12-02 Intel Corporation Active on-die integrated resistance circuit for real time clock (RTC) oscillators
US6792802B2 (en) * 2002-03-07 2004-09-21 Honeywell International Inc. Noise source for starting MEMS gyroscope
US7109813B2 (en) * 2003-06-12 2006-09-19 Broadcom Corporation Fast starting on-chip crystal oscillation circuit
JP2005136664A (ja) * 2003-10-30 2005-05-26 Oki Electric Ind Co Ltd 発振回路
US7034628B1 (en) 2004-06-18 2006-04-25 National Semiconductor Corporation Crystal oscillator circuit having a start-up time reduction circuit
DE102006010978B4 (de) 2006-03-09 2015-01-22 Austriamicrosystems Ag Oszillatoranordnung und Verfahren zum Betrieb eines Schwingquarzes
US7482888B1 (en) * 2007-07-12 2009-01-27 Zerog Wireless, Inc. Fast startup resonant element oscillator
DE102009011840B4 (de) * 2009-03-05 2020-07-02 Intel Deutschland Gmbh Oszillatorschaltung mit schnellem Einschwingvorgang
US8258886B2 (en) * 2010-03-30 2012-09-04 Tyco Healthcare Group Lp System and method for improved start-up of self-oscillating electro-mechanical surgical devices
TWI493864B (zh) * 2010-03-31 2015-07-21 Silicon Motion Inc 振盪訊號產生裝置與其相關方法
JP5589658B2 (ja) * 2010-08-12 2014-09-17 富士通株式会社 クロック供給装置およびクロック供給方法
US10581378B1 (en) 2017-12-29 2020-03-03 Dialog Semiconductor B.V. Apparatus and method for shortening start-up time of a crystal oscillator
US10673383B2 (en) 2018-09-20 2020-06-02 Silicon Laboratories Inc. Clock circuit and method for recalibrating an injection oscillator coupled to kick-start a crystal oscillator
US10812018B2 (en) * 2018-11-30 2020-10-20 Arm Limited Start-up circuit for single-pin crystal oscillators
US11309835B2 (en) 2020-08-26 2022-04-19 Mediatek Inc. Crystal oscillator and phase noise reduction method thereof
US11342884B2 (en) 2020-08-26 2022-05-24 Mediatek Inc. Crystal oscillator and phase noise reduction method thereof
US11736066B2 (en) * 2021-12-22 2023-08-22 Realtek Semiconductor Corporation Oscillation circuit and method of automatic duty cycle calibration

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1098420A (en) * 1965-11-26 1968-01-10 Gen Electric Co Ltd Improvements in or relating to electric oscillators
FR2126956B1 (ja) * 1971-02-17 1974-03-22 Sescosem
IT1022942B (it) * 1973-10-19 1978-04-20 Itt Circuito oscillatore a cristallo
JPS5528680A (en) * 1978-08-22 1980-02-29 Nec Corp Oscillation circuit
GB2040633B (en) * 1979-01-22 1983-05-05 Tokyo Shibaura Electric Co Electrical oscillator circuit
US4282496A (en) * 1979-08-29 1981-08-04 Rca Corporation Starting circuit for low power oscillator circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010177852A (ja) * 2009-01-28 2010-08-12 Oki Semiconductor Co Ltd 発振回路

Also Published As

Publication number Publication date
GB8728290D0 (en) 1988-01-06
US4704587A (en) 1987-11-03
GB2201853A (en) 1988-09-07
DE3734146A1 (de) 1988-06-16
FR2607985A1 (fr) 1988-06-10

Similar Documents

Publication Publication Date Title
US4704587A (en) Crystal oscillator circuit for fast reliable start-up
US6791424B2 (en) Piezoelectric oscillator
JP3756961B2 (ja) 半導体メモリ装置のチップ初期化信号発生回路
KR100399437B1 (ko) 내부 전원전압 발생장치
JP2541585B2 (ja) リセット信号発生回路
EP0747800A1 (en) Circuit for providing a bias voltage compensated for P-channel transistor variations
KR920007339A (ko) 전원전압 조정회로
KR100205506B1 (ko) 스위치가능한 전류-기준전압 발생기
JPH0114736B2 (ja)
KR960701506A (ko) 클릭/팝에 구속받지 않는 바이어스 회로(click/pop free bias circuit)
JP4510808B2 (ja) 振幅レベル制御回路
US6060925A (en) Schmitt-trigger circuit with low power consumption
US7061322B2 (en) Low voltage differential amplifier circuit and bias control technique enabling accommodation of an increased range of input levels
JP2743853B2 (ja) 電流源回路
JPH11298248A (ja) 発振回路
JP3561716B1 (ja) 定電圧回路
JP3680784B2 (ja) 電源回路
JPH04115622A (ja) カレントミラー型増幅回路及びその駆動方法
KR20080069166A (ko) 크리스털 발진기의 세팅 시간 감소
JP4150095B2 (ja) 発振回路
KR100349356B1 (ko) 파워 온 리셋 회로
JP3717233B2 (ja) 入力信号のエッジに応答してパルスを発生する回路及び方法
US12074569B2 (en) Reducing startup time in a crystal oscillator
JP2006295362A (ja) 電圧制御発振回路用の印加電圧制御回路
JPH09270686A (ja) パワーオン・リセット回路