JPS63152109A - 板状電子素子の製造方法 - Google Patents
板状電子素子の製造方法Info
- Publication number
- JPS63152109A JPS63152109A JP61298996A JP29899686A JPS63152109A JP S63152109 A JPS63152109 A JP S63152109A JP 61298996 A JP61298996 A JP 61298996A JP 29899686 A JP29899686 A JP 29899686A JP S63152109 A JPS63152109 A JP S63152109A
- Authority
- JP
- Japan
- Prior art keywords
- electronic device
- unit electronic
- pattern
- substrate
- plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000000758 substrate Substances 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 10
- 238000005192 partition Methods 0.000 claims 1
- 239000002184 metal Substances 0.000 description 7
- 238000000926 separation method Methods 0.000 description 7
- 239000000919 ceramic Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
最近、各種電子機器の小型複雑化に伴い、その構成素材
たる電子素子の小型板状化が進んでいる。
たる電子素子の小型板状化が進んでいる。
本発明は、この種小型板状電子素子、例えば、板状抵抗
素子の精確な製造方法に関するものである。
素子の精確な製造方法に関するものである。
従来、小型板状電子素子の大量生産法として一般に実施
されているものは、セラミック基板の表面に予め単位電
子素子の分離ラインを形成し、その反対表面に所望の単
位電子素子パターンの集合パターンを形成した後、前記
分離ラインに沿って各単位電子素子の複数片を分離して
得るという方法である。
されているものは、セラミック基板の表面に予め単位電
子素子の分離ラインを形成し、その反対表面に所望の単
位電子素子パターンの集合パターンを形成した後、前記
分離ラインに沿って各単位電子素子の複数片を分離して
得るという方法である。
しかし、かかる方法によるときは、セラミンク基板の一
面に形成される単位′電子素子の分離ラインと、その反
対表面に形成される単位電子素子パターンとの機側な位
置関係をうまく位置決めすることが困難であるところか
ら、裏面の分離ラインに掛かるような状態で表面の単位
電子素子パターンが形成されてしまう（パターンずれ）
という失敗を招き易い欠点があった。
面に形成される単位′電子素子の分離ラインと、その反
対表面に形成される単位電子素子パターンとの機側な位
置関係をうまく位置決めすることが困難であるところか
ら、裏面の分離ラインに掛かるような状態で表面の単位
電子素子パターンが形成されてしまう（パターンずれ）
という失敗を招き易い欠点があった。
また、従来技術では、セラミック基板に予め形成する分
離ラインをレーザー光照射によって形成している為に、
形成された分離ラインは、微視的に見た場合、点の連続
となって１・まい・その結果該分離ラインに沿って分離
される単位電子素子の周縁は、鋭い直線状を呈すること
無く、（至）に）の激しい波状線を呈することとなり、
その後の工程に於ける処理が難しいという欠点もある。
離ラインをレーザー光照射によって形成している為に、
形成された分離ラインは、微視的に見た場合、点の連続
となって１・まい・その結果該分離ラインに沿って分離
される単位電子素子の周縁は、鋭い直線状を呈すること
無く、（至）に）の激しい波状線を呈することとなり、
その後の工程に於ける処理が難しいという欠点もある。
本発明は、斜上のような従来技術の欠点を解消し、実用
１優れた小型板状電子素子、例えば板状抵抗素子の精確
な製造方法を提供せんとするものである。
１優れた小型板状電子素子、例えば板状抵抗素子の精確
な製造方法を提供せんとするものである。
以下、図面に示す実施例に基づいて、本発明の詳細な説
明する。
明する。
まず、第１図に示すように、耐熱性及び電気的絶縁性等
、目的電子素子の性質に応じて要求される特性を有する
基板（１）の表面に、例えば蒸着法またはスパッタリン
グ法等の適宜方法によって抵抗膜（２）を被若し、続い
てその上に電極となる金属膜（３）を被着する。
、目的電子素子の性質に応じて要求される特性を有する
基板（１）の表面に、例えば蒸着法またはスパッタリン
グ法等の適宜方法によって抵抗膜（２）を被若し、続い
てその上に電極となる金属膜（３）を被着する。
次に、第２図に示すように、抵抗膜（２）をエツチング
して必要な形状に残す。
して必要な形状に残す。
次に第３図に示すように抵抗膜（２）及び電極金属膜（
３）を含む基板（１）上にマスク（７）を当てかうが、
このマスク（７）には。
３）を含む基板（１）上にマスク（７）を当てかうが、
このマスク（７）には。
電極金属膜（３）の除去された部分と対向する部分に窓
孔（８）を有する。
孔（８）を有する。
このようにマスク（７）を当てかった基板（１）をペル
ジャー（ｌｌＡ示せず）内に入れ、従来周知の方法によ
って、第４図に示すとおり、マスク（７）の窓孔（８）
に対向する電極金属膜（３）が除去された抵抗膜（２）
の露出部分上に、保護膜（４）を形成する。
ジャー（ｌｌＡ示せず）内に入れ、従来周知の方法によ
って、第４図に示すとおり、マスク（７）の窓孔（８）
に対向する電極金属膜（３）が除去された抵抗膜（２）
の露出部分上に、保護膜（４）を形成する。
次に、第５図に示すように、基板（１）のパターン形成
側表面に於ける各パターンの間に、ダイシングソー（実
施例では砥石の厚さ６５ミクロン）を使用して９ａ、９
ｂの分割用ノツチ加工溝を形成する。
側表面に於ける各パターンの間に、ダイシングソー（実
施例では砥石の厚さ６５ミクロン）を使用して９ａ、９
ｂの分割用ノツチ加工溝を形成する。
次いで、基板（１）をノツチ加工溝９ａに従って複数の
短冊片（５）に分離する。第６図は、かくして得られる
短冊片（５）の１片を示すものである。
短冊片（５）に分離する。第６図は、かくして得られる
短冊片（５）の１片を示すものである。
この第６図によって明らかなように、短冊片（５）に於
ては、その両側縁部に、電極金属膜（３）が図中３ａ及
び３ｂとして指示するように対の電極となって形成され
ることになる。
ては、その両側縁部に、電極金属膜（３）が図中３ａ及
び３ｂとして指示するように対の電極となって形成され
ることになる。
そこで、短冊片（５）の長手方向に沿う左右両側縁部に
、第７図に示すように、金属合金を被着して、端子６ａ
及び６ｂとすれば、これによって、電極３ａは端子６ａ
と、電極３ｂは端子６ｂとそれぞれ電気的に接続される
。
、第７図に示すように、金属合金を被着して、端子６ａ
及び６ｂとすれば、これによって、電極３ａは端子６ａ
と、電極３ｂは端子６ｂとそれぞれ電気的に接続される
。
このようにして端子６ａ及び６ｂが形成された後、基板
（１）に形成したノツチ加工溝９ｂに従って、短冊片（
５）を複数の小片に分離すれば、所望の板状抵抗素子が
得られる。
（１）に形成したノツチ加工溝９ｂに従って、短冊片（
５）を複数の小片に分離すれば、所望の板状抵抗素子が
得られる。
以上に説明したところによって１月らかなように、本発
明の方法によれば、基板上に所望のパターンを形成した
後、同一表面上の各単位パターン間の間隙に分割片ノツ
チ溝を形成するから、パターンずれの無い精確なパター
ン素子を歩留り良く、しかも容易に得ることが可能であ
ると共に、分割用ノツチ溝をダイシングソーを用いて形
成するので、各分割片の周縁に（２）に）か無く、後の
工程で取扱い易い小型板状電子素子を得ることが出来る
。
明の方法によれば、基板上に所望のパターンを形成した
後、同一表面上の各単位パターン間の間隙に分割片ノツ
チ溝を形成するから、パターンずれの無い精確なパター
ン素子を歩留り良く、しかも容易に得ることが可能であ
ると共に、分割用ノツチ溝をダイシングソーを用いて形
成するので、各分割片の周縁に（２）に）か無く、後の
工程で取扱い易い小型板状電子素子を得ることが出来る
。
：５１図乃至第７図は本発明の一実施例を板状抵抗素子
の製造工程の場合について示すもので、第１図は基板に
抵抗膜及び電極金属膜を被着した状態の斜視図、第２図
は電極金属膜の一部分を除去した状態の断面図、第３図
は全面にマスクを被せた状態の断面図、第４図は保護膜
を被青した状態の断面図、第５図は保護１ダを被着した
後ダイシングソーを用いてノツチ加工溝を形成した状態
の斜視図、第６図は第５図の一部をノツチ加工溝に沿っ
て分離して得られる短冊片の斜視図、第７図は完成した
板状抵抗素子の断面図である。
の製造工程の場合について示すもので、第１図は基板に
抵抗膜及び電極金属膜を被着した状態の斜視図、第２図
は電極金属膜の一部分を除去した状態の断面図、第３図
は全面にマスクを被せた状態の断面図、第４図は保護膜
を被青した状態の断面図、第５図は保護１ダを被着した
後ダイシングソーを用いてノツチ加工溝を形成した状態
の斜視図、第６図は第５図の一部をノツチ加工溝に沿っ
て分離して得られる短冊片の斜視図、第７図は完成した
板状抵抗素子の断面図である。
Claims (1)
- 基板上に、所望の単位電子素子パターンの集合パター
ン被膜を形成した後、その表面に、各単位電子素子パタ
ーンをそれぞれ区画するようにダイシングソーを用いて
ノッチ加工を施し、次いで、単位電子素子パターンを形
成した各単位電子素子を、上記ノッチ加工ラインに沿っ
て分離することを特徴とする板状電子素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61298996A JPS63152109A (ja) | 1986-12-17 | 1986-12-17 | 板状電子素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61298996A JPS63152109A (ja) | 1986-12-17 | 1986-12-17 | 板状電子素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63152109A true JPS63152109A (ja) | 1988-06-24 |
Family
ID=17866880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61298996A Pending JPS63152109A (ja) | 1986-12-17 | 1986-12-17 | 板状電子素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63152109A (ja) |
-
1986
- 1986-12-17 JP JP61298996A patent/JPS63152109A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3846312B2 (ja) | 多連チップ抵抗器の製造方法 | |
| US4399444A (en) | Heat-sensitive recording head | |
| JPH05267025A (ja) | チップ部品の製造法及び電子部品の製造法 | |
| US4694568A (en) | Method of manufacturing chip resistors with edge around terminations | |
| JP5042420B2 (ja) | チップ抵抗器の製造方法 | |
| JPS6233401A (ja) | 負特性サ−ミスタの製造方法 | |
| JP3307533B2 (ja) | チップ電子部品とその製造方法、およびサージアブソーバとその製造方法 | |
| JPH02303005A (ja) | 厚膜抵抗素子の製造方法 | |
| JPH11307304A (ja) | チップ抵抗器及びその製造方法 | |
| JPH0513201A (ja) | 角形チツプ抵抗器 | |
| JP2562039B2 (ja) | 非対称形ＺｎＯバリスタおよびその製造方法 | |
| JPH01152701A (ja) | チップ型電子部品 | |
| JPH11111513A (ja) | チップ抵抗器の製造方法 | |
| JPH0653004A (ja) | 角形チップ抵抗器およびその製造方法 | |
| JPS6028280A (ja) | Ｌｅｄプリンタ−素子の製造方法 | |
| JPH04237172A (ja) | 電歪効果素子 | |
| JPH07230905A (ja) | チップ抵抗器の製造方法 | |
| JP3846311B2 (ja) | 多連チップ抵抗器の製造方法 | |
| JP2562040B2 (ja) | 対称形ＺｎＯバリスタおよびその製造方法 | |
| JPH07211525A (ja) | チップ抵抗器の製造方法 | |
| JPS589301A (ja) | チツプ抵抗素子 | |
| JPH07153608A (ja) | チップ抵抗器の製造方法 | |
| JPS6342848B2 (ja) | ||
| JPS63119182A (ja) | クロスコンダクタおよびその製造方法 | |
| JPH0828315B2 (ja) | 外部電極形成用マスク及びそのマスクを使用した外部電極形成方法 |