JPS6315286A - 文字表示装置 - Google Patents
文字表示装置Info
- Publication number
- JPS6315286A JPS6315286A JP61161122A JP16112286A JPS6315286A JP S6315286 A JPS6315286 A JP S6315286A JP 61161122 A JP61161122 A JP 61161122A JP 16112286 A JP16112286 A JP 16112286A JP S6315286 A JPS6315286 A JP S6315286A
- Authority
- JP
- Japan
- Prior art keywords
- character
- buffer memory
- circuit
- character generator
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ラスタスキャン方式のＣＲＴ ディスプレイ
に文字を表示するための文字表示装置に関する。
に文字を表示するための文字表示装置に関する。
ラスタスキャン方式の文字表示装置は、表示文字の順番
に従って表示文字の文字コードを記憶しておくバッファ
メモリと、表示文字の文字パターンを記憶しているキャ
ラクタジェネレータと、それを制御する之めの表示制御
回路とによって構成される。ＣＲＴ 上に表示される一
文字は、二次元のマトリクス状に構成されるドツト情報
によって表示される。
に従って表示文字の文字コードを記憶しておくバッファ
メモリと、表示文字の文字パターンを記憶しているキャ
ラクタジェネレータと、それを制御する之めの表示制御
回路とによって構成される。ＣＲＴ 上に表示される一
文字は、二次元のマトリクス状に構成されるドツト情報
によって表示される。
第４図は文字パターンの構成の一例を示す図である。
一文字は、Ｘ−Ｙのマトリクス状に構成されており、一
般的には、Ｘ方向がラスタの走査方向に一致しており、
Ｙ方向は走査ラスタの順番に並んでいる。又、Ｙ方向に
は行間のスペースがとられており、ＣＲＴ上に文字を表
示した場合の行間を確保している。一方、キャラクタジ
ェネレータには、行間のパターンを除くすべてのビット
パターンが２値情報として記憶されており、個々の文字
順域を指定する文字アドレスとＹ方向のラスタ番号を指
定することによシ、文字パターンが読出される。行間ス
ペースは表示制御回路内で発生され必要な行間がとられ
る。
般的には、Ｘ方向がラスタの走査方向に一致しており、
Ｙ方向は走査ラスタの順番に並んでいる。又、Ｙ方向に
は行間のスペースがとられており、ＣＲＴ上に文字を表
示した場合の行間を確保している。一方、キャラクタジ
ェネレータには、行間のパターンを除くすべてのビット
パターンが２値情報として記憶されており、個々の文字
順域を指定する文字アドレスとＹ方向のラスタ番号を指
定することによシ、文字パターンが読出される。行間ス
ペースは表示制御回路内で発生され必要な行間がとられ
る。
第２図は従来の文字表示装置の一例のブロック図である
。
。
制御回路１は、文字表示装置全体の制御を行なうと同時
に、ホストシステム８とのコミュニケーションを行なっ
ている。表示制御回路２は、バッファメモリ３及びキャ
ラクタジェネレータ４を逐次アクセスすることにより、
画像信号１９０を生成し、ＣＲＴ ディスプレイ７に文
字表示を行なう。
に、ホストシステム８とのコミュニケーションを行なっ
ている。表示制御回路２は、バッファメモリ３及びキャ
ラクタジェネレータ４を逐次アクセスすることにより、
画像信号１９０を生成し、ＣＲＴ ディスプレイ７に文
字表示を行なう。
一方、制御回路１はホストシステム８とコミュニケーシ
ョンをとりながらバッファメモリ３やキャラクタジェネ
レータ４を必要に応じてアクセスし、表示文字の変更を
行なう必要があるため、バッファメモリ３及びキャラク
タジェネレータ４のアドレスバス及びデータバスには、
バスの切換器であるマルチプレクサ９，１０，１１，１
２．１３が接続されている。又、バッファメモリアクセ
ス回路５及びキャラクタジェネレータアクセス回路６は
、制御回路１及び表示制御回路２よりの要求によりアク
セスを行なわせることができる。表示制御回路２は内部
にタイミング発生回路を持っており、ＣＲＴ ディスプ
レイに対して表示ラスタの同期を行なうための同期信号
２００を出力するとともに、帰線消去期間を示すブラン
キング信号１００を出力する。
ョンをとりながらバッファメモリ３やキャラクタジェネ
レータ４を必要に応じてアクセスし、表示文字の変更を
行なう必要があるため、バッファメモリ３及びキャラク
タジェネレータ４のアドレスバス及びデータバスには、
バスの切換器であるマルチプレクサ９，１０，１１，１
２．１３が接続されている。又、バッファメモリアクセ
ス回路５及びキャラクタジェネレータアクセス回路６は
、制御回路１及び表示制御回路２よりの要求によりアク
セスを行なわせることができる。表示制御回路２は内部
にタイミング発生回路を持っており、ＣＲＴ ディスプ
レイに対して表示ラスタの同期を行なうための同期信号
２００を出力するとともに、帰線消去期間を示すブラン
キング信号１００を出力する。
表示制御回路２が画像信号１９０を発生させるまでのプ
ロセスを次に説明する。表示制御回路２はブランキング
信号１００により１表示期間（帰線消去期間以外）では
、マルチプレクサ９，１０，１１゜１２．１３は、バッ
ファメモリ３及びキャラクタジェネレータ４を表示制御
回路２側に接続させる。
ロセスを次に説明する。表示制御回路２はブランキング
信号１００により１表示期間（帰線消去期間以外）では
、マルチプレクサ９，１０，１１゜１２．１３は、バッ
ファメモリ３及びキャラクタジェネレータ４を表示制御
回路２側に接続させる。
まず、表示制御回路２はバッファメモリ３をアクセスす
るために、バッファメモリアドレス信号１３０を出力す
るとともに、バッファメモリアクセ ・ス信号１２０を
出力する。バッファメモリアクセス回路５はバッファメ
モリ３を読出し、文字コード信号１４０を表示制御回路
２に対して転送する。文字コードを得之表示制御回路２
は、文字コードに対応するキャラクタジェネレータの文
字アドレス信号１６０及び表示ラスタに対するラスタア
ドレス信号１８０を出力するとともにキャラクタジェネ
レータアクセス信号１５０を出力する。キャラクタジェ
ネレータアクセス回路６はキャラクタジェネレータ４を
読出し、表示すべき文字のパターンデータ信号１７０を
表示制御回路２に対して転送する。
るために、バッファメモリアドレス信号１３０を出力す
るとともに、バッファメモリアクセ ・ス信号１２０を
出力する。バッファメモリアクセス回路５はバッファメ
モリ３を読出し、文字コード信号１４０を表示制御回路
２に対して転送する。文字コードを得之表示制御回路２
は、文字コードに対応するキャラクタジェネレータの文
字アドレス信号１６０及び表示ラスタに対するラスタア
ドレス信号１８０を出力するとともにキャラクタジェネ
レータアクセス信号１５０を出力する。キャラクタジェ
ネレータアクセス回路６はキャラクタジェネレータ４を
読出し、表示すべき文字のパターンデータ信号１７０を
表示制御回路２に対して転送する。
表示制御回路２はパターンデータによりＣＲＴ ディス
プレイ７に対する画像信号１９０を生成して出力する。
プレイ７に対する画像信号１９０を生成して出力する。
このようにして、表示期間中は、バッファメモリ内に格
納されている文字コードが逐次表示用の文字パターンに
変換され、ＣｋＬＴ ディスプレイに表示される。
納されている文字コードが逐次表示用の文字パターンに
変換され、ＣｋＬＴ ディスプレイに表示される。
一方、帰線消去期間に入ると、 Ｃ）ＬＴ 上の表示は
行なわれなくなる几め、画像信号もブランキングされる
ため、文字パターンを発生させる必要がなくなる。この
之め、この帰線消去期間を利用して、バッファメモリ３
やキャラクタジェネレータ４を制御回路１がアクセスす
ることができる。この場合、ブランキング信号１００が
アクティブとなることによってマルチプレクサ９，１０
，１１，１２゜１３は、バッファメモリ３及びキャラク
タジェネレータ４を制御回路１側に接続する。この時、
制御回路１はバッファメモリアクセス信号１１０１キャ
ラクタジェネレータアクセス信号２ｉ０及びアドレスバ
ス２２０、データバス２３０を用いテハソファメモリ３
及びキャラクタジェネレータ４をアクセスすることがで
きる。
行なわれなくなる几め、画像信号もブランキングされる
ため、文字パターンを発生させる必要がなくなる。この
之め、この帰線消去期間を利用して、バッファメモリ３
やキャラクタジェネレータ４を制御回路１がアクセスす
ることができる。この場合、ブランキング信号１００が
アクティブとなることによってマルチプレクサ９，１０
，１１，１２゜１３は、バッファメモリ３及びキャラク
タジェネレータ４を制御回路１側に接続する。この時、
制御回路１はバッファメモリアクセス信号１１０１キャ
ラクタジェネレータアクセス信号２ｉ０及びアドレスバ
ス２２０、データバス２３０を用いテハソファメモリ３
及びキャラクタジェネレータ４をアクセスすることがで
きる。
第３図は第２図の表示制御回路から出力されるブランキ
ング信号の波形図である。
ング信号の波形図である。
ブランキング信号は、水平帰線消去期間及び垂直帰線期
間に対してアクティブとなる。
間に対してアクティブとなる。
以上説明し念ように、従来の文字表示装置において、制
御回路がバッファメモリ及びキャラクタジェネレータを
アクセスする場合は、帰線消去期間でしかアクセスする
ことができず、バッファメモリ内の文字コードの変更や
文字パターンの変更又は、表示の目的以外で文字パター
ンの読出し等を行なうシステムを構成する際に、効率の
良いシステムが構築できなかった。
御回路がバッファメモリ及びキャラクタジェネレータを
アクセスする場合は、帰線消去期間でしかアクセスする
ことができず、バッファメモリ内の文字コードの変更や
文字パターンの変更又は、表示の目的以外で文字パター
ンの読出し等を行なうシステムを構成する際に、効率の
良いシステムが構築できなかった。
本発明の目的は、表示文字の行間の走査期間にバッファ
メモリ及びキャラクタジェネレータをアクセスしてバッ
ファメモリの内容の書換えや文字パターンデータの読出
し等を従来より効率良く行うことができるようにしｔ文
字表示装置を提供することにある。
メモリ及びキャラクタジェネレータをアクセスしてバッ
ファメモリの内容の書換えや文字パターンデータの読出
し等を従来より効率良く行うことができるようにしｔ文
字表示装置を提供することにある。
本発明の文字表示装置は、文字コードを格納するための
バッファメモリと、表示文字のパターンを記憶するため
のキャラクタジェネレータと、前記バッファメモリ内の
データを読出し又は書込みするためのバッファメモリア
クセス回路と、前記キャラクタジェネレータ内のデータ
を欣出し又は書込みするためのキャラクタジェネレータ
アクセス回路と、前記バッファメモリアクセス回路及び
キャラクタジェネレータアクセス回路とを逐次起動させ
、前記バッファメモリ内より文字コードを読出し、読出
された文字コード情報を用いてキャラクタジェネレータ
内の所定の文字パターンを読出し、画像情報としてＣＪ
ｔＴ ディスプレイに出力する几めの表示制御回路とを
有し、ラスタスキャン方式で前記ＣＲＴ ディスプレイ
に文字を表示する文字表示装置において、表示文字の行
間のラスタを検出するための行間検出回路と、該行間検
出回路からの行間検出信号によって前記表示制御回路が
前記キャラクタジェネレータアクセス回路を起動させる
ことを禁止するための手段と、前記行間検出信号によっ
て前記表示制御回路内のシフトレジスタに供給される文
字パターンを行間に表示すべきパターンに変更するため
の手段とを含んで構成される。
バッファメモリと、表示文字のパターンを記憶するため
のキャラクタジェネレータと、前記バッファメモリ内の
データを読出し又は書込みするためのバッファメモリア
クセス回路と、前記キャラクタジェネレータ内のデータ
を欣出し又は書込みするためのキャラクタジェネレータ
アクセス回路と、前記バッファメモリアクセス回路及び
キャラクタジェネレータアクセス回路とを逐次起動させ
、前記バッファメモリ内より文字コードを読出し、読出
された文字コード情報を用いてキャラクタジェネレータ
内の所定の文字パターンを読出し、画像情報としてＣＪ
ｔＴ ディスプレイに出力する几めの表示制御回路とを
有し、ラスタスキャン方式で前記ＣＲＴ ディスプレイ
に文字を表示する文字表示装置において、表示文字の行
間のラスタを検出するための行間検出回路と、該行間検
出回路からの行間検出信号によって前記表示制御回路が
前記キャラクタジェネレータアクセス回路を起動させる
ことを禁止するための手段と、前記行間検出信号によっ
て前記表示制御回路内のシフトレジスタに供給される文
字パターンを行間に表示すべきパターンに変更するため
の手段とを含んで構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例のブロック図である。
第１図において、番号２で示すブロックは表示制御回路
の一部を示しており、第２図に示す表示制御回路の一部
と対応している。
の一部を示しており、第２図に示す表示制御回路の一部
と対応している。
この実施例は、文字コードを格納する之めのバッファメ
モリ３（第２図参照）と、表示文字のパターンを記憶す
るためのキャラクタジェネレータ４と、バッファメモリ
３内のデータを読出し又は書込みするためのバッファメ
モリアクセス回路５（第２図参照）と、キャラクタジェ
ネレータ４内のデータを読出し又は書込みするためのキ
ャラクタジェネレータアクセス回路６と、バッファメモ
リアクセス回路５及びキャラクタジェネレータアクセス
回路６とを逐次起動させ、バッファメモリ３内より文字
コードを読出し、読出された文字コード情報を用いてキ
ャラクタジェネレータ４内の所定の文字パターンを読出
し、画像情報 としてＣ）ｌ、Ｔ ディスプレイ７（第
２図参照）に出力するための表示制御回路２とを有し、
ラスタスキャン方式でＣＲＴ ディスプレイ７に文字を
表示する文字表示装置において、表示文字の行間のラス
タを検出する几めの行間検出回路１７と、この行間検出
回路１７からの行間検出信号２８０によって表示制御回
路２がキャラクタジェネレータアクセス回路６を起動さ
せることを禁止するための手段としての切換信号合成回
路１９及びキャラクタジェネレータアクセス信号発生回
路２１と、行間検出信号によって表示制御回路内のシフ
トレジスタ２０に供給される文字パターンを行間に表示
すべきパターンに変更するための手段としての行間パタ
ーン設定回路１８とパターンマルチプレクサ２３とを含
んで構成されている。
モリ３（第２図参照）と、表示文字のパターンを記憶す
るためのキャラクタジェネレータ４と、バッファメモリ
３内のデータを読出し又は書込みするためのバッファメ
モリアクセス回路５（第２図参照）と、キャラクタジェ
ネレータ４内のデータを読出し又は書込みするためのキ
ャラクタジェネレータアクセス回路６と、バッファメモ
リアクセス回路５及びキャラクタジェネレータアクセス
回路６とを逐次起動させ、バッファメモリ３内より文字
コードを読出し、読出された文字コード情報を用いてキ
ャラクタジェネレータ４内の所定の文字パターンを読出
し、画像情報 としてＣ）ｌ、Ｔ ディスプレイ７（第
２図参照）に出力するための表示制御回路２とを有し、
ラスタスキャン方式でＣＲＴ ディスプレイ７に文字を
表示する文字表示装置において、表示文字の行間のラス
タを検出する几めの行間検出回路１７と、この行間検出
回路１７からの行間検出信号２８０によって表示制御回
路２がキャラクタジェネレータアクセス回路６を起動さ
せることを禁止するための手段としての切換信号合成回
路１９及びキャラクタジェネレータアクセス信号発生回
路２１と、行間検出信号によって表示制御回路内のシフ
トレジスタ２０に供給される文字パターンを行間に表示
すべきパターンに変更するための手段としての行間パタ
ーン設定回路１８とパターンマルチプレクサ２３とを含
んで構成されている。
上述のように、この実施例では、シフトレジスタ２０に
供給される文字パターンを行間に表示すべきパターンに
変更するための手段を行間パターン設定回路１８とパタ
ーンマルチプレクサ２３とによって構成したが、必ずし
もこの構成にしなければならない訳ではなく、シフトレ
ジスタの出力をリセットする方法で変更する手段を構成
することができる。
供給される文字パターンを行間に表示すべきパターンに
変更するための手段を行間パターン設定回路１８とパタ
ーンマルチプレクサ２３とによって構成したが、必ずし
もこの構成にしなければならない訳ではなく、シフトレ
ジスタの出力をリセットする方法で変更する手段を構成
することができる。
次に、この実施例の動作について、キャラクタジェネレ
ータのアクセス方法を例にとって説明する。
ータのアクセス方法を例にとって説明する。
表示制御回路２では、第２図において説明したように、
表示期間においては、バッファメモリを読出し、文字コ
ード信号１４０を入力し、文字アドレス発生回路２２に
よシ、文字アドレス信号１６０を発生すると同時に、キ
ャラクタジェネレータアクセス信号発生回路２１によシ
、内部タイミング信号であるキャラクタジェネレータア
クセス要求パルス２４０のタイミングでキャラクタジェ
ネレータアクセス信号１５０を発生させ、キャラクタジ
ェネレータ４をアクセスする。キャラクタジェネレータ
４から読出されたパターンデータ信号１７０は、シフト
レジスタ２０にロードされた後ドツトクロック３００に
よシシリアルにシフト出力され画像信号１９０となる。
表示期間においては、バッファメモリを読出し、文字コ
ード信号１４０を入力し、文字アドレス発生回路２２に
よシ、文字アドレス信号１６０を発生すると同時に、キ
ャラクタジェネレータアクセス信号発生回路２１によシ
、内部タイミング信号であるキャラクタジェネレータア
クセス要求パルス２４０のタイミングでキャラクタジェ
ネレータアクセス信号１５０を発生させ、キャラクタジ
ェネレータ４をアクセスする。キャラクタジェネレータ
４から読出されたパターンデータ信号１７０は、シフト
レジスタ２０にロードされた後ドツトクロック３００に
よシシリアルにシフト出力され画像信号１９０となる。
一方、ラスタカウンタ１４は垂直クロック２５０によシ
初期化され、その後は水平クロック２６０によシカラン
トアップされる。つマシ、ラスタカウンタ１４は水平走
査１回ごとにカウントアツプされその出力がラスタアド
レス信号１８０となる。行数設定回路１６には予め表示
文字１行が、何本のラスタで構成されているかを示すデ
ータが設定されておシ、比較回路１５によシ、ラスタア
ドレス信号１８０との比較を行ない、１行を構成する最
終ラスタまでラスタアドレスが進んだ場合、ラスタカウ
ンタリセット信号２７０を発生し、ラスタカウンタ１４
を初期化する。
初期化され、その後は水平クロック２６０によシカラン
トアップされる。つマシ、ラスタカウンタ１４は水平走
査１回ごとにカウントアツプされその出力がラスタアド
レス信号１８０となる。行数設定回路１６には予め表示
文字１行が、何本のラスタで構成されているかを示すデ
ータが設定されておシ、比較回路１５によシ、ラスタア
ドレス信号１８０との比較を行ない、１行を構成する最
終ラスタまでラスタアドレスが進んだ場合、ラスタカウ
ンタリセット信号２７０を発生し、ラスタカウンタ１４
を初期化する。
行間設定回路１８には、予め行間を構成するラスタアド
レスが、設定されており、行間検出回路１７によシ、ラ
スタアドレス信号１８０と常時比較を行ない、行間の走
査に来ると行間検出信号２８０を出力する。行間検出信
号２８０はパターンマルチプレクサ２３に入力され、パ
ターンマルチプレクサ２３はキャラクタジェネレータ４
からのパターンデータ信号１７０の代りに行間パターン
設定回路２４の出カバターンを選択する。行間パターン
設定回路２４には予め行間に表示すべきパターンデータ
が設定されている。（一般には、行間は、文字ドツトパ
ターンが無い状態とするため、ドツトパターンがオフと
なっているパターンデータが設定されている０行間検出
信号２８０はブランキング信号１００とともに切換信号
合成回路１９に入力されバス切換信号２９０が発生する
。バス切換信号２９０はキャラクタジェネレータアクセ
ス信号発生回路２１に入力され、この信号がアクティブ
な期間（帰線消去期間及び行間走査期間）には、キャラ
クタジェネレータアクセス信号の発生を禁止す ・る。
レスが、設定されており、行間検出回路１７によシ、ラ
スタアドレス信号１８０と常時比較を行ない、行間の走
査に来ると行間検出信号２８０を出力する。行間検出信
号２８０はパターンマルチプレクサ２３に入力され、パ
ターンマルチプレクサ２３はキャラクタジェネレータ４
からのパターンデータ信号１７０の代りに行間パターン
設定回路２４の出カバターンを選択する。行間パターン
設定回路２４には予め行間に表示すべきパターンデータ
が設定されている。（一般には、行間は、文字ドツトパ
ターンが無い状態とするため、ドツトパターンがオフと
なっているパターンデータが設定されている０行間検出
信号２８０はブランキング信号１００とともに切換信号
合成回路１９に入力されバス切換信号２９０が発生する
。バス切換信号２９０はキャラクタジェネレータアクセ
ス信号発生回路２１に入力され、この信号がアクティブ
な期間（帰線消去期間及び行間走査期間）には、キャラ
クタジェネレータアクセス信号の発生を禁止す ・る。
さらに、バス切り換え信号２９０は、マルチプレクサ１
１，１２．１３を切り換え、表示制御回路以外の制御回
路１がキャラクタジェネレータをアクセス可能となるよ
うＫする。
１，１２．１３を切り換え、表示制御回路以外の制御回
路１がキャラクタジェネレータをアクセス可能となるよ
うＫする。
この方式は、従来例で説明し次バッファメモリのアクセ
ス方法に使用することももちろん可能である。
ス方法に使用することももちろん可能である。
以上説明し友ように本発明は、表示文字の行間のラスタ
を検出し、この期間表示制御回路のバッファメモリ及び
キャラクタジェネレータに対するアクセスを禁止するこ
とによシ、表示制御回路以外の制御回路が、行間の走査
期間にバッファメモリ及びキャラクタジェネレータをア
クセスすることができるようになシ、バッファメモリの
内容の書換えや、文字パターンデータの読出し等を従来
よシ効率良く行うことのできる文字表示装置を得ること
ができるという効果を有する。
を検出し、この期間表示制御回路のバッファメモリ及び
キャラクタジェネレータに対するアクセスを禁止するこ
とによシ、表示制御回路以外の制御回路が、行間の走査
期間にバッファメモリ及びキャラクタジェネレータをア
クセスすることができるようになシ、バッファメモリの
内容の書換えや、文字パターンデータの読出し等を従来
よシ効率良く行うことのできる文字表示装置を得ること
ができるという効果を有する。
第１図は本発明の一実施例のブロック図、第２図は従来
の文字表示装置の一例のブロック図、第３図は第２図の
表示制御回路から出力されるブランキング信号の波形図
、第４図は文字パターンの構成の一例を示す図である。 ｌ・・・・・制御回路、２・・・・・・表示制御回路、
３・・・・・・バッファメモリ、４・・・・・・キャラ
クタジェネレータ、５・・・・・・バッファメモリアク
セス回路、６・・・・・・キャラクタジェネレータアク
セス回路、７・・・・・・ＣＲＴディスプレイ、８・・
・・・・ホストシステム、９・・・・・・マルチプレク
サ、１０・・・・・・マルチプレクサ、１１・・・・・
・マルチプレクサ、１２・・・・・・マルチプレクサ、
１３・・・・マルチプレクチ、１４・・・・・・ラスタ
カウンタ、１５・・・・・・比較回路、１６・・・・・
・行数設定回路、１７・・・・・・行間検出回路、１８
・・・・・・行間設定回路、１９・・・・・・切換信号
合成回路、２０・・・・・・シフトレジスタ、２１・・
・・・・キャラクタジェネレータアクセス信号発生回路
、２２・・・・・・文字アドレス発生回路、２３・・・
・・・パターンマルチプレクサ、２４・・・・・・行間
ハターン設定回路、１００・・・・・・ブランキング信
号、１１０・・・・・・バッファメモリアクセス信号、
１２０・・・・・・バッファメモリアクセス信号、１３
０・・・・・バッファメモリアドレス信号、１４０・・
・・・・文字コード信号、１５０・・・・・・キャラク
タジェネレータアクセス信号、１６０・・・・・・文字
アドレス信号、１７０・・・・・・パターンデータ信号
、１８０・・・・・・ラスタアドレス信号、１９０・・
・・・・画像信号、２００・・・・・・同期信号、２１
０・・・・・・キャラクタジェネレータアクセス信号、
２２０・・・・・・アドレスバス、２３０・・・・・・
データバス、２４０・・・・・・キャラクタジェネレー
タアクセス要求パルス、２５０・・・・・・垂直クロッ
ク、２６０・・・・・・水平クロック、２７０・・・・
・・ラスタカウンタリセット信号、２８０・・・・・・
行間検出信号、２９０・・・・・・バス切換信号、３０
０・・・・・・ドツトクロック。 代理人 弁理士 内 原 ”′ １゜ クー。
の文字表示装置の一例のブロック図、第３図は第２図の
表示制御回路から出力されるブランキング信号の波形図
、第４図は文字パターンの構成の一例を示す図である。 ｌ・・・・・制御回路、２・・・・・・表示制御回路、
３・・・・・・バッファメモリ、４・・・・・・キャラ
クタジェネレータ、５・・・・・・バッファメモリアク
セス回路、６・・・・・・キャラクタジェネレータアク
セス回路、７・・・・・・ＣＲＴディスプレイ、８・・
・・・・ホストシステム、９・・・・・・マルチプレク
サ、１０・・・・・・マルチプレクサ、１１・・・・・
・マルチプレクサ、１２・・・・・・マルチプレクサ、
１３・・・・マルチプレクチ、１４・・・・・・ラスタ
カウンタ、１５・・・・・・比較回路、１６・・・・・
・行数設定回路、１７・・・・・・行間検出回路、１８
・・・・・・行間設定回路、１９・・・・・・切換信号
合成回路、２０・・・・・・シフトレジスタ、２１・・
・・・・キャラクタジェネレータアクセス信号発生回路
、２２・・・・・・文字アドレス発生回路、２３・・・
・・・パターンマルチプレクサ、２４・・・・・・行間
ハターン設定回路、１００・・・・・・ブランキング信
号、１１０・・・・・・バッファメモリアクセス信号、
１２０・・・・・・バッファメモリアクセス信号、１３
０・・・・・バッファメモリアドレス信号、１４０・・
・・・・文字コード信号、１５０・・・・・・キャラク
タジェネレータアクセス信号、１６０・・・・・・文字
アドレス信号、１７０・・・・・・パターンデータ信号
、１８０・・・・・・ラスタアドレス信号、１９０・・
・・・・画像信号、２００・・・・・・同期信号、２１
０・・・・・・キャラクタジェネレータアクセス信号、
２２０・・・・・・アドレスバス、２３０・・・・・・
データバス、２４０・・・・・・キャラクタジェネレー
タアクセス要求パルス、２５０・・・・・・垂直クロッ
ク、２６０・・・・・・水平クロック、２７０・・・・
・・ラスタカウンタリセット信号、２８０・・・・・・
行間検出信号、２９０・・・・・・バス切換信号、３０
０・・・・・・ドツトクロック。 代理人 弁理士 内 原 ”′ １゜ クー。
Claims (1)
- 文字コードを格納するためのバッファメモリと、表示文
字のパターンを記憶するためのキャラクタジェネレータ
と、前記バッファメモリ内のデータを読出し又は書込み
するためのバッファメモリアクセス回路と、前記キャラ
クタジェネレータ内のデータを読出し又は書込みするた
めのキャラクタジェネレータアクセス回路と、前記バッ
ファメモリアクセス回路及びキャラクタジェネレータア
クセス回路を逐次起動させ、前記バッファメモリ内より
文字コードを読出し、読出された文字コード情報を用い
てキャラクタジェネレータ内の所定の文字パターンを読
出し、画像情報としてＣＲＴディスプレイに出力するた
めの表示制御回路とを有し、ラスタスキャン方式で前記
ＣＲＴディスプレイに文字を表示する文字表示装置にお
いて、表示文字の行間のラスタを検出するための行間検
出回路と、該行間検出回路からの行間検出信号によって
前記表示制御回路が前記キャラクタジェネレータアクセ
ス回路を起動させることを禁止するための手段と、前記
行間検出信号によって前記表示制御回路内のシフトレジ
スタに供給される文字パターンを行間に表示すべきパタ
ーンに変更するための手段とを有することを特徴とする
文字表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61161122A JPS6315286A (ja) | 1986-07-08 | 1986-07-08 | 文字表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61161122A JPS6315286A (ja) | 1986-07-08 | 1986-07-08 | 文字表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6315286A true JPS6315286A (ja) | 1988-01-22 |
Family
ID=15729019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61161122A Pending JPS6315286A (ja) | 1986-07-08 | 1986-07-08 | 文字表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6315286A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5984293A (ja) * | 1982-11-08 | 1984-05-15 | キヤノン株式会社 | 表示装置 |
-
1986
- 1986-07-08 JP JP61161122A patent/JPS6315286A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5984293A (ja) * | 1982-11-08 | 1984-05-15 | キヤノン株式会社 | 表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0185294B1 (en) | Display apparatus | |
| US4595996A (en) | Programmable video display character control circuit using multi-purpose RAM for display attributes, character generator, and refresh memory | |
| JPH0141994B2 (ja) | ||
| EP0215984B1 (en) | Graphic display apparatus with combined bit buffer and character graphics store | |
| US4617564A (en) | Graphic display system with display line scan based other than power of 2 refresh memory based on power of 2 | |
| EP0250713A2 (en) | Character generator-based graphics apparatus | |
| JPS63223780A (ja) | 表示装置 | |
| US5642138A (en) | Display control system using a different clock in the graphics mode from that in the text mode in accessing an image memory | |
| US4281393A (en) | Programmable computer terminal system | |
| JP2502492B2 (ja) | ビデオ・デ−タを記憶する装置 | |
| JPS6315286A (ja) | 文字表示装置 | |
| JPS6332392B2 (ja) | ||
| EP0413363A2 (en) | Circuit for generating data of a letter to be displayed on a screen | |
| JP2623541B2 (ja) | 画像処理装置 | |
| JPH0361199B2 (ja) | ||
| KR940000603B1 (ko) | 디스플레이제어장치 | |
| JPS58176683A (ja) | 表示装置 | |
| EP0283565B1 (en) | Computer system with video subsystem | |
| JPS63250689A (ja) | ラスタ走査表示システム | |
| JPS5937833B2 (ja) | キヤラクタデイスプレイ装置に於けるペ−ジ情報表示方式 | |
| JPS6138473B2 (ja) | ||
| JPS5995589A (ja) | Ｃｒｔ表示装置 | |
| JPS5946681A (ja) | ユ−ザ定義ｒａｍへのパタ−ン書込装置 | |
| JPS5967585A (ja) | 表示制御装置 | |
| JPS6228473B2 (ja) |