JPS63157441A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は半導体装置の製造方法、特に配線部のポリサ
イド化により、配線抵抗の低減を図るための半導体装置
の製造方法に関する。

（従来の技術） 近年、電子機器の高速化の要求に対して、これらの機器
を構成する半導体装置に関する高集積化及び微細化が進
められている。

半導体装置の高速化を実現するにちり、半導体装置を構
成する配ｍ（以下、この明細書ではゲート電極部と配線
部とを併せた表現として配線と称することとする。）抵
抗の低抵抗化のために、ゲート電極部と配線部とにポリ
サイド構造を施した半導体装置が知られている。

以下、ポリサイド化のための工程を含む従来の半導体装
置の製造方法につき図面を参照して説明する。第２図（
Ａ）〜（Ｄ）は、従来の半導体装置の製造方法を説明す
るための概略的な半導体装置断面による製造工程図であ
る。尚、この図において、ハツチングは省略して示して
いる。１１はシリコンからなる基板、１３は酸化シリコ
ンからなるフィールド酸化膜、１５は同じく酸化シリコ
ンからなるアクティブ酸化膜、１７はリンをドープした
ポリ（多結病）シリコンよりなるポリシリコン層（以下
、この層をＰＯＩ！−Ｓｉ層１７と称する場合もある。

　）　、　１！３はこ（７）ＰＯＩＹ−Ｓｉ層１７上に
１層され、かつ配線をポリサイド化するための、例えば
タングステン或いはタングステンシリサイドからなる高
融点全屈層（以下、単に金属層１８と称する場合もある
。）、２１は従来周知の材質よりなるフォトレジスト等
のコーティング材、２３はゲート電極部、２５は配線部
である。また、この明細書では、フィールド酸化膜１３
とアクティブ酸化Ｈｉｓとから形成される酸化シリコン
の膜を総称して酸化膜１４と称する。

従来の製造方法では、まず、基板１１上に酸化膜１４、
Ｐｏｔ！−Ｓｉ層１７及び金属層１９を従来周知の手段
（例えば、スパッタ蒸着法及び気相成長法）を用いて積
層（第２図（Ａ））ｔ、た後、最終目的である半導体装
置においてゲート電極部２３と配線部２５とを形成する
予定の領域にフォトレジスト等よりなるコーティング材
２１を塗布する（第２図（Ｂ））。

その後、従来公知のエツチング法によって、配線を構成
するのに不必要な領域（ゲート電極部２３及び配線部２
５とを形成する部分以外の領域を指している。）の高融
点金属１８とｐｏｌｙ−Ｓｉ層１７とを除去することに
より所望の配線パターンを形成し、コーティング材２１
を取り除く（第２図（Ｃ））。

然る後、例えば文献：　「セミコンダクタ　ワールド（
Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｗｏｒｌｄ）　ｊ　　ｐ
５７〜Ｂ２，３．１９８５等に開示されているように、
９００〜１０００℃といった高温処理を経てゲート電極
部２３と配線部２５とをポリサイド化する（第２図（Ｄ
））、この高温処理によって、酸化膜１４上に、ポリシ
リコンとタングステンシリサイド（ＷＳｉ２）との二層
構造を持つことによりポリサイド化されたゲート電極部
２３と配線部２５とを形成し、これら配線の表面に酸化
シリコンよりなる酸化被膜２７を形成し、配線の保護機
能を持たせることができる。また、この第２図ＣＤ）に
おいて、ｐｏｌｙ−ｓｉ層１７と金属層１９との層の界
面を破線で示したが、このような表現を以って、配線が
ポリサイド化している状態を示すことにする。

（発明が解決しようとする問題点） しかしながら、上述したような従来の製造方法では、ゲ
ート電極部２３と配線部２５とが双方ともポリサイド化
されてしまう。このため、配線部のポリサイド化に伴な
う応答速度の高速化を得られる反面、ゲート電極部２３
の高温処理によるポリサイド化に伴なって、例えば前述
の文献に開示される通り、ポリシリコンのみから構成さ
れるゲート電極の場合と比べて、ゲート酸化膜耐圧の劣
化や閾値電圧の変動等が生ずるという問題点が有った。

この発明の目的は、上述した従来の問題点に鑑み、配線
部のみを選択的にポリサイド化することにより、配線部
の低抵抗化を図ると共に、信頼性の高い半導体装置を実
現することにある。

（問題点を解決するための手段） この目的の達成を図るため、この発明の半導体装置の製
造方法によれば、 基板と酸化膜から構成される下地上にポリシリコンのゲ
ート電極部及びポリシリコンの配線部を形成する工程と
。

このゲート電極部及び配線部のポリシリコン表面に酸化
被膜を形成する工程と、 上述した配線部のポリシリコンの側面に形成された酸化
被膜を残したまま、このポリシリコン上面部分の酸化被
膜のみを除去する工程と、上述の除去する工程により露
出した、この配線部のポリシリコンの上面部分に選択デ
ポジションにより高融点金属を被着させる工程と、上述
した配線部のポリシリコンを高温処理によりポリサイド
化する工程とを含む ことを特徴とする。

また、この発明である半導体装置の製造方法の実施に当
り、 上述した配線部のポリシリコンの上面部分の酸化被膜の
みを除去する工程は、 この酸化被膜が形成されたゲート電極部及び配線部をコ
ーティング材で埋め込み、 上述した配線部のポリシリコン上面部分の酸化被膜のみ
を、ゲート電極を埋め込んだまま、このコーティング材
の上表面から露出する迄、上述のコーティング材をエツ
チング除去し、 この露出した配線部の酸化被膜部分を更にエツチング除
去するのが好適である。

（作用） この発明の半導体装置の製造方法では１次のような作用
によって配線部のみを選択的にポリサイド化することが
できる。

高融点金属をポリシリコン上に被着ｆ＆長させるに当っ
ては、例えば特開昭５８−８１５１号公報等に開示され
ているような選択デポジションと称する技術（或いは性
質）が知られている。

この選択デポジションとは、タングステンを気相成長法
によって半導体装置上に被着成長させ・る際、タングス
テンよりなる層がポリシリコン上に成長し得る反面、例
えば被着表面が酸化シリコンから形成される構成要素（
例えば酸化シリコンよりなる配線）上にはタングステン
膜が形成されない性質を利用した技術のことである。

従って、配線パターンを形成する際にゲート電極部表面
を酸化シリコンからなる酸化被膜で覆い、かつ配線部の
上面のみがポリシリコンとした状態で高融点金属を被着
させることによって、この発明の目的である半導体装置
を製造することができる。

（実施例） 以下、この発明・である半導体装置の製造方法につき、
図面を参照して説明する。尚、図中第２図（Ａ）〜（Ｄ
）に示した構成成分と対応する構成成分については、同
一の符号を付して説明し、断面を示すハツチングは省略
して示している。また、以下の説明においては、特別の
名称を付している場合を除いて、半導体装置製造過程の
途中である半導体装置をも含めて単に装置基板と略称す
る。

第１図（Ａ）〜（Ｇ）は、この発明の半導体装置の製造
方法を説明するための概略的な装置断面による製造工程
図である。

まず初めに、膜厚６０００〜８０００Ａのフィールド酸
化膜１３と膜厚２００〜３００Ａのアクティブ酸化膜１
５とからなる酸化膜１４を基板ｌｌ上に被着形成し、下
地を形成する（以下、この状態の半導体装置を下地２９
として示す、）、この下地２８上にｐｏｌｙ−９ｉ層エ
フを１７００〜３５００λの膜厚で被着形成した後、周
知の手段により、所望の配線パターンに従って、ゲート
電極部２３と配線部２５とを形成する（第１図（Ａ））
。

次に、この配線済の装置基板を熱処理することによって
配線を構成するポリシリコン表面に酸化被膜２７を形成
する（第１図（Ｂ））。この実施例では、この酸化液Ｉ
Ｑ２７の膜厚が５００〜８００八程度となるように、熱
処理条件を酸化雰囲気中で９５０℃の温度による３０分
間の処理として行なった。

続いて、この酸化液１！２２７を形成した配線済の装置
基板を１例えばフォトレジスト等のコーティング材２１
により、第１図（Ｃ）に示したように、ゲート電極部２
３を完全に覆い、かつ少なくとも配線部２５を構成する
ｐｏｌｙ−Ｓｉ層１７が完全に覆われている高さまで埋
め込むようにコーティングを行なう。

この後、ドライエツチング技術により、コーティング材
２１の上側表面からエツチングを行ない、配線部２５の
北面に被着した酸化被膜２７に至るまで、当該コーティ
ング材２１を除去し、続いて。

配線部２５を構成しているｐｏｌｙ−３ｉ層１７の上面
部分に被着形成されている酸化被膜のみをエツチング除
去して、ｐｏｌｙ　　ｓｉ層の上面部分のみを露出させ
ると共に、この配線部２５の周側部に被着している酸化
被膜は残存させる（第１図ＣＤ））、尚。

コーティング材２１エツチング条件として、例えば反応
容器内の圧力を２０Ｐａ、雰囲気をフッ化炭素（ＣＦａ
）と酸素との雰囲気とし、パワーを１〜２ＫＷとしたプ
ラズマエツチングが好適である。

このように、配線部２５を構成するｐｏｌｙ−Ｓｉ層１
７の上面部分を露出させた後、装置に付着した残りのコ
ーティング材２１を適当な手法で除去する（第１図（Ｅ
）　）　。

さらに、第１図（Ｅ）に示した装置基板の状態、即ち、
ゲート電極部２３が酸化被膜２７で完全に覆われ、かつ
配線部２５の上面のみにポリシリコンが露出した状態で
、前述したような従来周知の選択デポジションによって
、タングステンを配線部２５上に選択的に被着成長させ
、金属層１９を形成する（第１図（Ｆ））。

この後、例えば３００〜１０００℃程度の温度中での高
温処理によりポリサイド化を行ない、配線部２５のみを
ポリサイド構造とする（第１図（Ｇ））。

尚、ポリサイド化された配線部２５を構成するｐｏ１７
−Ｓｉ層１７とタングステンよりなる金属層１９との界
面は、上述の高温処理によって、ポリシリコンの層とタ
ングステンシリサイドとの層として形成されるため、こ
れを破線を付した表現により示しである。

この発明の半導体の製造方法は上述の実施例に限定され
るものではなく、各製造工程の順序、構成材料、数値的
条件及びその他の条件は、この発明の目的の範囲内で変
更または変形を行ない得ることを理解されたい。

（発明の効果） 上述した説明からも理解できるように、この発明の半導
体装置の製造方法によれば、ゲート電極部をポリサイド
化することなく、配線部のみを選択的にポリサイド化す
ることができる。従って、ゲート電極部におけるゲート
酸化膜耐圧の劣化、或いは閾値電圧の変動を生ずること
なく、配線部の低抵抗化を行なうことができる。また。

ゲート電極部は、酸化被膜で保護されたポリシリコンの
状態として半導体装置を製造することができるため、従
来のトランジスタと同等な信頼性を持った半導体装置を
提供することができる。

【図面の簡単な説明】

第１図（Ａ）〜（Ｇ）は、この発明の半導体装置の製造
方法を説明するための半導体装置の概略的な断面による
製造工程図、 第２図（Ａ）〜（Ｄ）は、従来の半導体装置の製造方法
を説明するための半導体装置の概略的な断面による製造
工程図である。 １１・・・・基板、１３・・・・フィールド酸化膜１４
・・・・酸化膜、１５・・・・アクティブ酸化膜１７・
・・・ポリシリコンＲ（ｐｏｌｙ　　Ｓｉ層）１９・・
・・高融点金属層（金属層） ２１・・・・コーティング材、２３・・・・ゲート電極
部２５・・・・配線部、２７・・・・酸化被膜、２８・
・・・下地。 ネ芝千氏特℃訊朗じ４ス丁Ｙ匁追工稈図第２図 この発明の芙絶イ列 Ｉｌ　　巷ネ反　　　　　　　　　　　　　　　２１　
コーチ４ンフヂ７Ｄ　　フ４−ルド白ｔ（こ月更　　　
　　　　２３１７”）實鮨部１４　　曲１４ｃＮｌ　　
　　　　　　　　　　　　　ｚ￥　１１１Ｍ’１ｈ１５
　　ア７テろブ＠【イ乙月ｌ　　　　　　２７　凶に化
オ皮８９１７Ｊ’リシリコン７Ｉ（ｐｏｌｙ−ＳＩＡ）
　　　　２ｑ”Ｆ　　丁ヒｔｑ　　高融滑、省ｄ飄／′
ｔ３（霊属鷹）の　“容′ＬＤ月　１；　イ共　Ｔろ　
ｉｔ　　工１！　５り第１図

Claims (2)

【特許請求の範囲】
1. （１）下地上にポリシリコンのゲート電極部及びポリシ
   リコンの配線部を形成する工程と、 該ゲート電極部及び配線部のポリシリコン表面に酸化被
   膜を形成する工程と、 前記配線部のポリシリコン上面部分の酸化被膜を除去す
   る工程と、 該除去により露出した該配線部のポリシリコンの上面部
   分に選択デポジションにより高融点金属を被着させる工
   程と、 前記配線部のポリシリコンをポリサイド化する工程とを
   含む ことを特徴とする半導体装置の製造方法。
2. （２）前記配線部のポリシリコンの上面部分の酸化被膜
   を除去する工程は、 該酸化被膜が形成されたゲート電極部及び配線部をコー
   ティング材で埋め込み、 該コーティング材の上側表面からエッチングを行なって
   、前記配線部のポリシリコン上面部分の酸化被膜部分を
   露出させ、 該露出した酸化被膜部分を更にエッチング除去してなる ことを特徴とする特許請求の範囲第１項記載の半導体装
   置の製造方法。