JPS58165366A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法に関し、特に抵抗素子を
有する大規模半導体装置の製造方法に関するものである
。

半導体基板上に抵抗素子を形成する方法の中で、不純物
を所望の量だけドープし、そのときの単結晶シリコンの
抵抗を利用する方法は、従来より広く用いられている。

この方法は、例えば単結晶シリコンに選択的にｐ形不純
物をドープ（不純物拡散層２　Ｘ　１０１８ｃＩＩＬ−
３）　Ｌ、その領域を抵抗素子とするものであり、その
単結晶シリコンの表面は絶縁物で覆い、抵抗素子の領域
の両端の絶縁物のみ除去し、その部分にアルミニウムな
どの配−材料を形成して抵抗素子の電極とするものであ
る。このとき、抵抗値は絶縁物の除去の仕方により、つ
まり、電極間の絶縁物の間隔の大きさにより決定できる
。

ところで、集積回路においては、回路電流の異なる同一
形式の回路をできるだけ同じマスクパターンを用いて実
現したり、あるいは回路設計の変更によりできるだけ少
ないマスクパターンの修正で抵抗値を変えたいようなこ
とがしばしば起きる。

このような場合、従来どのように対処していたかを図面
を用いて説明する。、マ 第１図（ａ）および（ｂ）は従来、の半導体装置におけ
る、１．： 抵抗素子形成領域の構造を模式的に示した断面図である
。図において、１ｔｒｉ′’！　’Ｊコン基板、２は埋
込層、６はシリコンエピタキシャル層、４は抵抗素子用
不純物拡散層、５は酸化シリコン膜、６は窒化シリコン
膜、７．７’は開孔、８．８’、　９は抵抗素子用電極
（配線）、１０は電極間隙を示している。

第１図（ａ）に示すように、不純物をドープした抵抗素
子形成領域（抵抗素子用不純物拡散層４）上の酸化シリ
コン膜５．窒化シリコン膜６よシなる絶縁物に抵抗素子
の電極引き上げ用の開孔７，７′を形成し、その上にア
ルミニウム等の電極８，９を形成している。このような
従来方法による抵抗形成では、前記の目的で抵抗値を変
えるためには、開孔７．７′のだめのマスクパターンと
電極（アルミニウム配線）８．９のだめのマスクパター
ンの２つのマスクを変更又は修正し、開孔７′と配線８
を左右に動かして電極間隙１０を変える必要があった。

そのため、変更又は修正すべきマスクを１つですませる
方法も提案されている。すなわち、第１図（ｂ）のよう
に、あらかじめ電極８′を大きく作るようにマスクパタ
ご゛ 一ンを変更しておき、開孔用マスクパターンのみ邑 を変えて開孔７′を左右に動かして抵抗値を変えるもの
である。この方法では、変更すべきマスクは１つでよい
が、電極８′が他の電極９の端に最接近して設けられて
おり、電極間隙１０に他の配線（例えばゲート間接続配
線等）を通せないので、回路さらにはＬＳＩの面積が大
きくなってしまうことが多い。また、電極間隙１０にど
うしても配線を設ける必要があるときには、電極８′を
あまり大きくできず、従って開孔７′の位置のみの変更
で抵抗値を変えられる範囲は非常に小さくなってしまう
。

さらに、回路電流の変更や回路設計の変更が上記のよう
な抵抗値のみの修正ではすまなくて、回路素子の結線を
変更する必要があるときは、上記第１図伽）の方法にお
いても、アルミニウム等の配線パターンを変えることは
必須であり、２枚のマスクパターンの変更が必要になる
等の問題点が残されている。

本発明は、上記従来技術の問題点を解消するためになさ
れたもので、１枚のホトマスクのみの変更あるいは修正
により、抵抗素子の抵抗値を変えられ、しかも、それは
あらかじめ余分に大きく配線パターンを用意することが
必要でない半導体装置の製造方法を提供することを目的
とするものである。

本発明の他の目的は、１枚のホトマスクのみの変更ある
いは修正により、例えばゲート回路等の内部配線パター
ンと抵抗素子の抵抗値を同時に変えることが可能であり
、回路の種類を多様化したり回路設計変更が容易な半導
体装置の製造方法を提供することにある。

本発明のさらに他の目的は、配線層数を増やすことなく
、また配線のために素子の無い領域を用意することなく
、抵抗素子などの上に回路の内部配線以外の配線を走ら
せることのできる半導体装置の製造方法を提供すること
にある。

本発明のさらに他の目的は、自己整合型の高性能トラン
ジスタの製造方法によく適合する抵抗素子の形成方法を
含む半導体装置の製造方法を提供することにある。

上記の目的を達成するために、本発明は、遷移金属膜と
シリコン（シリコン基板、多結晶シリコン膜）が熱処理
により反応し、低抵抗の金属シリサイド膜が形成される
ことを利用して、その低抵抗の金属シリサイド膜をシリ
コン基板上の抵抗素子の電極引き上げ用、あるいはさら
にゲート回路内の配線等に使用するようにした。このよ
うにすると、金属シリサイド膜からアルミニウム等の配
線に接続するための開孔ノくターンは固定した最小面積
のパターンでよく、抵抗素子の抵抗値はアルミニウム等
の配線パターンに関係なくシリコン基板上の電極引き上
げ用の開孔の位置を変えることにより用意した抵抗素子
の大きさの範囲で自由に変えることができる。さらに、
多結晶シリコンを形成する工程を含ませれば、ゲート回
路内の配線にすべきパターンに多結晶シリコンを残す工
程と、シリコン基板から抵抗素子の電極を引き上げ、力
つ抵抗値を決める開孔を形成する工程とを同一の１枚の
ホトマスクで行宏えるので、１枚のホトマ：１１ スフのみの変更あるいは修正に、１．・よりゲート回路
の内部配線パターンと抵抗値を同′１竺、に変えること
が可能になり、多種類の回路を同一のチップに集積した
り、回路設計の変更が容易になる。

以下、本発明を実施例によって詳細に説明する。

第２図（ａ）〜（ｄ）は本発明の半導体装置の第１の実
施例を製造工程順に示した断面図であり、同図（ｄ）が
本発明に係る半導体装置の構造を示すも°のである。図
の順番（ａ）〜（ｄ）に対応させて製造工程を説明する
。なお、図において前出のものと同一符号のものは同一
または均等部分を示すものとする。

（ａ）：シリコン基板１０表面に埋込層２を設け、その
上にシリコンエピクキシャ７１層５を形成した。

その表面に公知の方法により抵抗素子用不純物拡散層４
（不純物濃度は例えば２　Ｘ　１　ｏ１８ｃｒｒｉ−３
）を形成し、さらに熱酸化して酸化シリコン膜５（膜の
厚さは例えば約５ｏｏｉ）を形成した。次に、表面にＣ
ＶＤ法によって窒化シリコン膜６（膜の厚さは例えば約
１５００′ｋ）を形成した。その後、通常のホト、′、
１ エツチング技術を用いて、抵抗素子の電極を取り出す領
域の窒化シ、Ｍコン膜６と酸化シリコン膜５、脳、：。

をエツチングし、開孔７，７′を形成した。

（ｂ）：次に、モリブデン膜１１（膜の厚さは例えば約
１００ＯＡ）を蒸着、スパッタ等によシ全面に形成し、
その後、窒素雰囲気中で４００〜１０００℃、３０分〜
１時間の熱処理を行なう。この熱処理によって開孔７，
７′の上のモリブデン膜とシリコンを反応させ、モリブ
デンシリサイド膜１２を形成した。

（Ｃ）二次に、モリブデン膜１１をリン酸によって゛除
去し、その後、酸素雰囲気中で６００〜１１００℃の熱
処理を行ない、モリブデンシリサイド膜１２上に酸化シ
リコン膜１３（厚さ約１００ＯＡ　）を形成した。

ω）二次に、通常のホトエツチング技術を用いて、酸化
シリコン膜１５をエツチングし、アルミニウム等の配線
との接続のために開孔１４，１４’を形成する。さらに
、開孔Ｌ４，１４’の上及び所望の位置にアルミニウム
等の電極配線１５．１６及び配線１７を形成し、抵抗素
子が完成する。ここで配線１７は、この抵抗素子とは直
接つながらない配線であるが、抵抗素子とは電極配線１
５．．１６を除いて関係なく形成することができる。

第３図は上記第１の実施例の半導体装置〔第２図（ｄ）
〕の変形例を示す断面図である。これは、抵抗値を最小
限に小さくしたい場合であるが、このときも酸化シリコ
ン膜５と窒化シリコン膜６の開孔７′だけを変えること
により、電極配線１５．１６及び配線１７のパターン、
開孔１４，１４’のノ（ターンは変えることなく、抵抗
素子の抵抗値を最小限に小さくできる。このことは、第
１図のような従来方法では不可能であった。つまり、配
線１７を通らせるためには、抵抗値を最小限に小さくは
できない。

なお、本実施例（第２図、第３図）の方法では、通常（
第１図）の方法に加えて、シリサイド形成と、そのシリ
サイド膜の酸化の工程などが余分に必要になるが、この
シリサイド膜形成を利用した高性能自己整合型トランジ
スタと組み合わせれば、本実施例において、通常の抵抗
素子形成に追加した工程はすべてトランジスタを形成す
るための工程と共通化できるので、集積回路の工程全体
にとって、新たに追加する工程はほとんど必要ではない 第４図（ａ）〜（ｆ）は本発明の半導体装置の第２の実
施例を製造工程順に示した断面図であり、同図（ｆ）が
本発明に係る半導体装置の構造を示すものである。図の
順番（ａ）〜（ｆ）に対応させて製造工程を説明する。

（ａ）：シリコン基板１の表面に埋込層２を設け、その
上にシリコンエピタキシャル層５を形成する。

この基板に公知の方法により、素子分離用酸化シリコン
層１８と抵抗素子用不純物拡散層４を形成し、さらに酸
化シリコン膜５を表面に設けた。

（ｂ）二次に、ＣＶＤ法によって全面に窒化シリコン膜
６を形成し、さらにその上に多結晶シリコン膜１９（例
えばＣＶＤ法で厚さ約４００ＯＡ　）を形成する。

そして、素子分離用酸化シリコン層１８の上の領域のみ
に多結晶シリコン層１９を残して他の部分はエツチング
除去する。

（Ｃ）：次に、ゲート回路の内部配線パターンと抵抗素
子の電極引上げ相開孔ノ、、クターンを持った１枚″： のホトマスクによるホトエツチング技術により１、は１ 日　　。

まず、抵抗素子用電極配線及゛びケート回路内部配線と
なるべき多結晶シリコン膜１９を残し、それら以外の領
域２０の多結晶シリコン膜はエツチング除去する。この
とき、抵抗素子を形成する領域２１には、抵抗素子の電
極用開孔ノくターンがあるが、すでに多結晶シリコンは
除去されて残っていないため、領域２１には何ら影響が
ない。

（ｄ）：次に、ホトエツチング技術を用いて、抵抗素子
の電極を取り出す領域の窒化シリコン膜６と酸化シリコ
ン膜５をエツチングし、開孔７．７’各形成する。その
後で、モリブデン膜１１（厚さは例えば約１０ｏｏ　Ａ
　）を蒸着、スパッタ等により全面に形成する。

（ｅ）二次に、窒素雰囲気中で熱り理を行ない、開孔７
，７′の上のモリブデン膜１１とシリコンを反応させる
と同時に、多結晶シリコン膜１９とモリブデン膜１１を
反応させて、モリブデンシリサイド膜１２を形成する。

次に、残ったモリブデン膜１１をリン酸に′１よって除
去した後、酸素雰囲気中、□ヤイ、い１．ＩＪ　７’　
７”　ｙ　７１）ヶ、１．ゆ１゜−□、・ 上に酸化シリコン膜１３を形成する。

（ｆ）二次にモリブデンシリサイド膜１２とアルミニウ
ム配線の接続のための開孔パターン１４．１４’を形成
し、さらにアルミニウムの電極配線１５．１６及び配線
（ゲート間接続配線）　１７．１７’を形成する。

この結果、抵抗素子の内部配線２２，２３、ゲート回路
の内部配線２４、アルミニウムの電極配線１５゜１６、
配線１７．１７’が完成した。また、モリブデンシリサ
イド膜を利用した抵抗素子の内部配線２５とアルミニウ
ム配線の接続が完成した。

第５図は上記第２の実施例の半導体装置〔第４図（ｆ）
〕の変形例を示す断面図である。これは、第４図（Ｃ）
及び（ｄ）の工程で利用した１枚のマスクパターンを変
更した場合であり、開孔１４，１４’のパターン及びア
ルミニウムの配線１５．１６．１７．１７’のパターン
が第４図（ｆ）の場合と同一であるにもかかわらず、抵
抗素子の抵抗値、及び抵抗素子の接続などゲート回路の
内部配線が第４図（ｆ）の場合から変更できている。

また、第４図（ｆ）、第５図におけるアルミニウム配線
１７．１７’は、電極配線１５．１６の領域を除き、抵
抗素子の配置やゲート回路の内部配線とは関係なく自由
にそれらの上を走らせることができる。この結果、アル
ミニウム配線の層数を増やすことなく、また、配線を走
らせるために素子を置かないいわゆる配線領域を用意す
ることもなく、ゲート回路の結線をすることが可能にな
る。

また、第１の実施例と同様に本実施例による方法は、シ
リサイド膜形成を利用した高性能自己整合型トランジス
タの製造方法によく適合させることができる。

なお、実施例ではシリサイド用の電極材料としてモリブ
デン膜を使用しているが、本発明にタングステン等の遷
移金属材料を用いることも勿論可能である。

以上説明したように本発明によれば、１枚のホトマスク
のみの変更で、抵抗素子の抵抗値の変更や、回路形式あ
るいは回路設計変更ができるので、集積回路の設計の柔
軟性が非常に増す。また、従来技術（第１図６）〕にお
けるように抵抗値を変えるために電極を大きく作る必要
がなく、ゲート回路上に１層目のアルミニウム配線を走
らせることができるので、配線領域を少なくし集積度を
上けることができる。

【図面の簡単な説明】

第１図（ａ）、　（ｂ）はいずれも従来の半導体装置に
おける抵抗素子形成領域の断面図、第２図（ａ）〜（ｄ
）及び第４図（ａ）〜（ｆ）はそれぞれ本発明の半導体
装置の製造工程を工程順に示した断面図、第３図は第２
図（φの変形例を示す断面図、第５図は第４図（ｆ）の
変形例を示す断面図である。 １・・・シリコン基板　　　２・・・埋込層３・・・シ
リコンエピタキシャル層 ４・・・抵抗素子用不純物拡散層 ５・・・酸化シリコン膜　　６・・・窒化シリコン膜７
．７′・・・開孔　　　　　　　１１・・・モリブデン
膜（遷移金属膜）１２・・・モリブデンシリサイド膜　
１３・・・酸化シリコン膜１４、１４’・・・開孔　　
　　１５．１６・・・電極配線１７・・・配線　　　　
　　　　１８・・・素子分離用酸化シリコン層”　００
．＄Ｍ＆　、、Ｊ　’　／［２２＋　２３　。、Ｊ’ｊ
＊ｆ、ｃ＊＋Ｏ１ｆ！ｔｌ’６ｅｍ２４−９．ヶー）ｌ
ｌ□あ。ｎ５ｉａｓ　、□□、□、□、□Ｉ□、□′□
□、、□□１．□・・　１′１ 代理人弁理士　中　村　純之助 阜　１　目 稟２　目 第　４　＠

Claims (2)

【特許請求の範囲】
1. （１）下記の各工程を含む抵抗素子を有するｔ導体装置
   の製造方法。 ■　抵抗素子用不純物拡散層を設けたシリコン基板表面
   を酸化シリコン膜で覆い、続いて窒化シリコン膜で覆う
   工程を有する第１の工程。 ＠　所望の抵抗値を有する抵抗素子を形成するために上
   記不純物拡散層から電極を取り出す位置を決定し、該電
   極を設ける領域の上記窒化シリコン膜および酸化シリコ
   ン膜を除去、開孔する一１ニ程。 θ　上記開孔部を含むシリコン基板上全面に遷移金属膜
   を形成する工程。 Ｏ熱処理により上記遷移金属膜とシリコンを反応、させ
   、上記開孔上および上記開孔周辺部に金属シリサイド膜
   を形成する工程。 ■　上記金属シリサイド膜を酸化して表面に酸化シリコ
   ン膜を形成する工程。
2. （２）前記第１の工程は、抵抗素子用不純物拡散層を設
   けたシリコン基板表面を酸化シリコン膜で覆い、続いて
   窒化シリコン膜で覆う工程と、上記窒化シリコン膜上に
   多結晶シリコン膜を形成する工程と、電気的結線のだめ
   の配線とすべき領域のみに上記多結晶シリコン膜を残す
   工程からなることを特徴とする特許請求の範囲第１項記
   載の半導体装置の製造方法。