JPS63161641A - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JPS63161641A JPS63161641A JP61310872A JP31087286A JPS63161641A JP S63161641 A JPS63161641 A JP S63161641A JP 61310872 A JP61310872 A JP 61310872A JP 31087286 A JP31087286 A JP 31087286A JP S63161641 A JPS63161641 A JP S63161641A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- blowout
- redundancy circuit
- semiconductor memory
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 13
- 229920005591 polysilicon Polymers 0.000 claims abstract description 13
- 238000007664 blowing Methods 0.000 claims description 18
- 239000010410 layer Substances 0.000 abstract description 19
- 238000002161 passivation Methods 0.000 abstract description 7
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 abstract description 5
- 229910021342 tungsten silicide Inorganic materials 0.000 abstract description 5
- 239000002356 single layer Substances 0.000 abstract description 4
- 238000011109 contamination Methods 0.000 abstract description 3
- 239000000463 material Substances 0.000 abstract description 3
- 238000005530 etching Methods 0.000 abstract description 2
- 230000002950 deficient Effects 0.000 abstract 2
- 230000005055 memory storage Effects 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
ｒ産業上の利用分野〕
本発明は半導体記憶装置に関し、特にポリサイドヒユー
ズのりダンダシ−回路を有する半導体記憶装置に関する
。
ズのりダンダシ−回路を有する半導体記憶装置に関する
。
〔従来の技術Ｊ
今日、半導体記憶装置のりダンダシ−回路には。
通常ポリサイド層（ポリシリコンとシリサイドの２層膜
）がヒユーズ材として使用される。
）がヒユーズ材として使用される。
第２図は従来のこの種の半導体装置のリダンダンシー回
路におけるヒユーズ溶断部の断面構造図で、ヒユーズ溶
断部は例えばポリシリコンＮ３とタングステンシリサイ
ド層４との２層構造からなる。ここで、１．２および５
はそれぞれ半導体基板、フィールド絶縁膜およびパッシ
ベーション膜である。
路におけるヒユーズ溶断部の断面構造図で、ヒユーズ溶
断部は例えばポリシリコンＮ３とタングステンシリサイ
ド層４との２層構造からなる。ここで、１．２および５
はそれぞれ半導体基板、フィールド絶縁膜およびパッシ
ベーション膜である。
（発明が解決しようとする問題点〕
しかしながら、このようにヒユーズ溶断部にポリシリコ
ン層３とシリサイド層４からなる２層膜を内部配線の延
長としてそのまま使用とすると、レーザ光などの溶断条
件の設定が非常に難しく溶断不良を多発せしめ、る。
ン層３とシリサイド層４からなる２層膜を内部配線の延
長としてそのまま使用とすると、レーザ光などの溶断条
件の設定が非常に難しく溶断不良を多発せしめ、る。
すなわち、このヒユーズ溶断作業には、互いに物性を異
にする２種類の膜を同時に溶断せねばならないので照射
すべきレーザ光の強度設定に著しい困難が伴なう。従っ
て、レーザ光の強度か弱すぎれば溶断が不充分となり、
逆に強すぎれば下層のフィールド絶縁膜に損１路を与え
るなどの好ましからざる溶断不良がしばしば起こる。ま
た、２層膜が瞬時に溶断するので飛散量も大きくヒユー
ズ。
にする２種類の膜を同時に溶断せねばならないので照射
すべきレーザ光の強度設定に著しい困難が伴なう。従っ
て、レーザ光の強度か弱すぎれば溶断が不充分となり、
逆に強すぎれば下層のフィールド絶縁膜に損１路を与え
るなどの好ましからざる溶断不良がしばしば起こる。ま
た、２層膜が瞬時に溶断するので飛散量も大きくヒユー
ズ。
溶断部周辺を汚染して半導体装置の信頼性に悪影響を及
ぼすようになる。一般にリダンダシー回路をもつ半導体
記憶装置、例えば２５６にビット半導体記憶装置では１
ビツトの大長ビットを正規ビットに置換するのに少なく
とも数十個所のヒユーズ溶断が必要とされるので、この
溶断作業の難易性および確実性が生産歩留に及ぼす影響
はきわめて大きく製造技術上杆々に取扱うことはできな
い。
ぼすようになる。一般にリダンダシー回路をもつ半導体
記憶装置、例えば２５６にビット半導体記憶装置では１
ビツトの大長ビットを正規ビットに置換するのに少なく
とも数十個所のヒユーズ溶断が必要とされるので、この
溶断作業の難易性および確実性が生産歩留に及ぼす影響
はきわめて大きく製造技術上杆々に取扱うことはできな
い。
本発明の目的は、上記の状況に鑑み、ヒユーズ溶断をき
わめて容易且つ確実に行ない得るリダンダシー回路を備
えた半導体記憶装置を提供することである。
わめて容易且つ確実に行ない得るリダンダシー回路を備
えた半導体記憶装置を提供することである。
本発明によれば、内部配線がポリサイド構造のりダンダ
シ−回路を備える半導体記憶装置は、前記リダンダシー
回路のヒユーズ溶断部が前記ポリサイド構造における下
層のポリシリコン層のみで形成されていることを含んで
構成される。
シ−回路を備える半導体記憶装置は、前記リダンダシー
回路のヒユーズ溶断部が前記ポリサイド構造における下
層のポリシリコン層のみで形成されていることを含んで
構成される。
すなわち１本発明半導体記憶装置におけるリダンダシー
回路のヒユーズ溶断部はポリサイド構造配線からシリサ
イド層を除去した下層のポリシリコン層のみで形成され
る。従って、従来問題になっていたレーザ光の強度設定
が容易となり溶断条件の決定を適正且つ迅速に行ない得
るので、溶断不良の発生が著しく抑止されるのみならず
、ポリシリコンの単一層のみが溶断されるので飛散量も
半減しヒユーズ溶断部周辺の汚染による信頼性低下の問
題点を改善される。
回路のヒユーズ溶断部はポリサイド構造配線からシリサ
イド層を除去した下層のポリシリコン層のみで形成され
る。従って、従来問題になっていたレーザ光の強度設定
が容易となり溶断条件の決定を適正且つ迅速に行ない得
るので、溶断不良の発生が著しく抑止されるのみならず
、ポリシリコンの単一層のみが溶断されるので飛散量も
半減しヒユーズ溶断部周辺の汚染による信頼性低下の問
題点を改善される。
以下図面を参照して本発明の詳細な説明する。
第１図は本発明の一実施例を示すリダンダシー回路にお
けるヒユーズ溶断部の断面図である。本実施例によれば
、本発明半導体記憶装置におけるリダンダシー回路のヒ
ユーズ溶断部は、ポリサイド構造配線からタングステン
・シリサイド層４を除去したポリシリコン層３からなる
単一層のみによって形成される。ここで１．２および５
は第２図と同じくそれぞれ半導体基板、フィールド絶縁
膜およびパッシベーション膜である。本発明にかかるヒ
ユーズ溶断部はパッシベーション膜５を成長した後金属
配線用パッドの開孔と同時にヒユーズ溶断部を開孔し、
更にこのパッシベーション膜５をマスクとしてタングス
テン・シリサイド層４のみをエツチング除去すれば容易
に形成することができる。本実施例によればレーザ光の
強度決定はポリシリコン層３の材質および厚さのみに依
存できるので適正な溶断条件で溶断作業を行ない得る６
従って、従来多発していたヒユーズ溶断不良事故を大幅
に減少することができまた、汚染による信頼性低下の問
題点も同時に解決し得るので、生産歩留りの向上に顕著
なる効果をあげることができる。
けるヒユーズ溶断部の断面図である。本実施例によれば
、本発明半導体記憶装置におけるリダンダシー回路のヒ
ユーズ溶断部は、ポリサイド構造配線からタングステン
・シリサイド層４を除去したポリシリコン層３からなる
単一層のみによって形成される。ここで１．２および５
は第２図と同じくそれぞれ半導体基板、フィールド絶縁
膜およびパッシベーション膜である。本発明にかかるヒ
ユーズ溶断部はパッシベーション膜５を成長した後金属
配線用パッドの開孔と同時にヒユーズ溶断部を開孔し、
更にこのパッシベーション膜５をマスクとしてタングス
テン・シリサイド層４のみをエツチング除去すれば容易
に形成することができる。本実施例によればレーザ光の
強度決定はポリシリコン層３の材質および厚さのみに依
存できるので適正な溶断条件で溶断作業を行ない得る６
従って、従来多発していたヒユーズ溶断不良事故を大幅
に減少することができまた、汚染による信頼性低下の問
題点も同時に解決し得るので、生産歩留りの向上に顕著
なる効果をあげることができる。
以上はポリサイド構造としてタングステン、ポリサイド
を用いた場合を説明したが、チタン・ポリサイド或いは
モリブテン・ポリサイドを使用した場合でも全く同一の
効果を奏し得ることは明らかである。
を用いた場合を説明したが、チタン・ポリサイド或いは
モリブテン・ポリサイドを使用した場合でも全く同一の
効果を奏し得ることは明らかである。
以上詳細に説明したように、本発明によればリダンダシ
ー回路を有する半導体記憶装置におけるポリサイド構造
で作られたりダンダシ−回路のヒユーズ溶断部はポリサ
イド構造のポリシリコンのみの単一層で形成され、適正
な溶断条件でレーザ光熔断を行なうことができるので、
従来多発していたヒユーズ溶断不良の発生を有効に防止
することが可能である。
ー回路を有する半導体記憶装置におけるポリサイド構造
で作られたりダンダシ−回路のヒユーズ溶断部はポリサ
イド構造のポリシリコンのみの単一層で形成され、適正
な溶断条件でレーザ光熔断を行なうことができるので、
従来多発していたヒユーズ溶断不良の発生を有効に防止
することが可能である。
第１図は本発明の一実施例を示すリダンダシー回路にお
けるヒユーズ溶断部の断面図、第２図は従来のこの種の
半導体装置のリダンダンシー回路におけるヒユーズ溶断
部の断面構造図である。 １・・・半導体基板、２・・・フィールド絶縁膜、３・
・・ポリシリコン層、４・・・タングステン・シリサイ
ド層、５・・・パッシベーション膜。
けるヒユーズ溶断部の断面図、第２図は従来のこの種の
半導体装置のリダンダンシー回路におけるヒユーズ溶断
部の断面構造図である。 １・・・半導体基板、２・・・フィールド絶縁膜、３・
・・ポリシリコン層、４・・・タングステン・シリサイ
ド層、５・・・パッシベーション膜。
Claims (1)
- 内部配線がポリサイド構造のリダンダンシー回路を備え
る半導体記憶装置において、前記リダンダシー回路のヒ
ューズ溶断部が前記ポリサイド構造における下層のポリ
シリコン層のみで形成されていることを特徴とする半導
体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61310872A JPS63161641A (ja) | 1986-12-25 | 1986-12-25 | 半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61310872A JPS63161641A (ja) | 1986-12-25 | 1986-12-25 | 半導体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63161641A true JPS63161641A (ja) | 1988-07-05 |
Family
ID=18010400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61310872A Pending JPS63161641A (ja) | 1986-12-25 | 1986-12-25 | 半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63161641A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02186660A (ja) * | 1989-01-13 | 1990-07-20 | Nec Corp | 多層配線半導体装置 |
| US7425472B2 (en) | 2002-08-23 | 2008-09-16 | Micron Technology, Inc. | Semiconductor fuses and semiconductor devices containing the same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5488783A (en) * | 1977-12-26 | 1979-07-14 | Cho Lsi Gijutsu Kenkyu Kumiai | Semiconductor |
| JPS56138947A (en) * | 1980-03-31 | 1981-10-29 | Fujitsu Ltd | Manufacture of ic memory |
| JPS58197874A (ja) * | 1982-05-14 | 1983-11-17 | Nec Corp | 半導体装置およびその製法 |
| JPS60194540A (ja) * | 1984-03-16 | 1985-10-03 | Hitachi Ltd | 半導体集積回路装置 |
-
1986
- 1986-12-25 JP JP61310872A patent/JPS63161641A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5488783A (en) * | 1977-12-26 | 1979-07-14 | Cho Lsi Gijutsu Kenkyu Kumiai | Semiconductor |
| JPS56138947A (en) * | 1980-03-31 | 1981-10-29 | Fujitsu Ltd | Manufacture of ic memory |
| JPS58197874A (ja) * | 1982-05-14 | 1983-11-17 | Nec Corp | 半導体装置およびその製法 |
| JPS60194540A (ja) * | 1984-03-16 | 1985-10-03 | Hitachi Ltd | 半導体集積回路装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02186660A (ja) * | 1989-01-13 | 1990-07-20 | Nec Corp | 多層配線半導体装置 |
| US7425472B2 (en) | 2002-08-23 | 2008-09-16 | Micron Technology, Inc. | Semiconductor fuses and semiconductor devices containing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5241212A (en) | Semiconductor device having a redundant circuit portion and a manufacturing method of the same | |
| KR920000227B1 (ko) | 반도체장치의 용장회로 | |
| US6346748B1 (en) | Electronic circuit structure with photoresist layer that has non-precision openings formed by a laser | |
| KR101037452B1 (ko) | 반도체 소자의 퓨즈 및 그 형성 방법 | |
| JPH10233454A (ja) | 湿気に対する向上した耐久性を与える二重マスクハーメチックパッシベーション方法 | |
| JPS62119938A (ja) | 冗長性回路を備えた半導体装置 | |
| JPH0917872A (ja) | 半導体装置 | |
| US6861682B2 (en) | Laser link structure capable of preventing an upper crack and broadening an energy window of a laser beam, and fuse box using the same | |
| KR100357302B1 (ko) | 반도체 소자의 제조방법 | |
| JPH06120349A (ja) | 半導体装置の製造方法 | |
| JP3001587B2 (ja) | 半導体集積回路の製造方法 | |
| KR20060112117A (ko) | 반도체소자의 퓨즈 구조 및 그 형성방법 | |
| JPS63198354A (ja) | 半導体装置 | |
| JPH0352254A (ja) | Ｍｏｓ型半導体装置およびその製造方法 | |
| JPH0974137A (ja) | リペア用冗長回路を備えた半導体装置およびそれを用いたリペア方法 | |
| JPH06244285A (ja) | 半導体装置 | |
| KR20060011634A (ko) | 효율적으로 결함셀을 리페어할 수 있는 반도체 메모리장치 및 그 제조방법 | |
| JPS6288338A (ja) | 半導体記憶装置 | |
| JPS6334952A (ja) | 半導体装置内の回路選択用ヒユ−ズ | |
| KR100301806B1 (ko) | 반도체장치 | |
| KR20010005114A (ko) | 반도체소자의 퓨즈 제조방법 | |
| JPH04215224A (ja) | 冗長回路付ｉｃチップの回路遮断用ヒューズ | |
| KR20060011263A (ko) | 퓨즈 박스를 포함하는 반도체 메모리장치 및 그 제조 방법 | |
| JPS6392040A (ja) | 冗長ビツトを有する半導体記憶装置 | |
| KR20030068826A (ko) | 리페어용 퓨즈를 갖는 반도체 소자 제조 방법 |