JPS6316306A - プロセス制御装置 - Google Patents
プロセス制御装置Info
- Publication number
- JPS6316306A JPS6316306A JP61159845A JP15984586A JPS6316306A JP S6316306 A JPS6316306 A JP S6316306A JP 61159845 A JP61159845 A JP 61159845A JP 15984586 A JP15984586 A JP 15984586A JP S6316306 A JPS6316306 A JP S6316306A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- factor
- time
- counter
- alarm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing And Monitoring For Control Systems (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、実時間で制御演算処理を実行すると〜もに
、その制御演算処理内容を操作卓（オペコン）等からの
指令によって変更、追加することが可能な演算処理部（
ＣＰＵ’）を備えたプロセス制御装置に関する。
、その制御演算処理内容を操作卓（オペコン）等からの
指令によって変更、追加することが可能な演算処理部（
ＣＰＵ’）を備えたプロセス制御装置に関する。
第５図は一般的なプロセス制御装置の構成を示すブロッ
ク図、第６図は演算処理部の動作を説明するためのタイ
ムチャートである。なお、第５図において、１はプロセ
ス制御装置、２は操作卓（オペコン）、３は記録計等の
出力機器、４はリレー等の出力機器であ−る。また、プ
ロセス制御装置１は演算処理部（ＣＰＵ）１１、ランダ
ムアクセスメモリ（ＲＡＭ）１２、プログラマブルリー
ドオンリメモリ（ＦＲＯＭ）１５、アナログ入力回路（
Ａｉ）１４、アナログ出力回路（Ａｏ）１５、ディジタ
ル入力回路（Ｄｉ）１６、ディジタル出力回路（Ｄｏ）
１７およびバス１８等より構成される。
ク図、第６図は演算処理部の動作を説明するためのタイ
ムチャートである。なお、第５図において、１はプロセ
ス制御装置、２は操作卓（オペコン）、３は記録計等の
出力機器、４はリレー等の出力機器であ−る。また、プ
ロセス制御装置１は演算処理部（ＣＰＵ）１１、ランダ
ムアクセスメモリ（ＲＡＭ）１２、プログラマブルリー
ドオンリメモリ（ＦＲＯＭ）１５、アナログ入力回路（
Ａｉ）１４、アナログ出力回路（Ａｏ）１５、ディジタ
ル入力回路（Ｄｉ）１６、ディジタル出力回路（Ｄｏ）
１７およびバス１８等より構成される。
ＣＰＵ１１は第６図に示すように、定周期割込処理■の
他にプロ七スからの入力信号の取込み処理■、この入力
データにもとづく制御、演算処理■および演算結果のフ
ィールド（現場）機器への出力処理■等を、基本周期（
ＢＣＹＣ）をもって繰り返し実行する。同図■はオペコ
ン処理を示し、こＮで所定ＯコードをオペコンからＲＡ
Ｍへ書き込んだり、書き換えたりすることにより制御
、演算の内容を変更、追加することができる。なお、同
図のｔＦｉｃＰＵが実質的な処理を行わない、アイドル
時間を示している。
他にプロ七スからの入力信号の取込み処理■、この入力
データにもとづく制御、演算処理■および演算結果のフ
ィールド（現場）機器への出力処理■等を、基本周期（
ＢＣＹＣ）をもって繰り返し実行する。同図■はオペコ
ン処理を示し、こＮで所定ＯコードをオペコンからＲＡ
Ｍへ書き込んだり、書き換えたりすることにより制御
、演算の内容を変更、追加することができる。なお、同
図のｔＦｉｃＰＵが実質的な処理を行わない、アイドル
時間を示している。
しかしながら、以上の如きシステムで例えばオペコンか
ら制御演算機能を追加または変更したとき、第６図の制
御演算処理■の時間が長くなったとすると、そのプロセ
ス出力処理■が基本周期（ＢＣＹＣ）内に更新されない
場合が発生し、プラントに対する外乱となって悪影響を
与えるおそれがある。また、基本周期ごとにオン、オフ
するパルサー出力をフィールド機器側でカウントし、こ
のカウンタ値に基本周期（ＢＣＹＣ）を乗算して時間を
計測するような場合に、その時間が正確に求められなく
なると云う問題も発生する。
ら制御演算機能を追加または変更したとき、第６図の制
御演算処理■の時間が長くなったとすると、そのプロセ
ス出力処理■が基本周期（ＢＣＹＣ）内に更新されない
場合が発生し、プラントに対する外乱となって悪影響を
与えるおそれがある。また、基本周期ごとにオン、オフ
するパルサー出力をフィールド機器側でカウントし、こ
のカウンタ値に基本周期（ＢＣＹＣ）を乗算して時間を
計測するような場合に、その時間が正確に求められなく
なると云う問題も発生する。
したがって、この発明はプロセス制御装置に接続される
オペコン等によりＣＰＵの制御演算機能が追加、変更さ
れたときは、これによってＣＰＵの実時間動作に支障が
ないか否かをチェックできるようにし、プロセス制御装
置の安全かつ安定さ動作を保証するととを目的とする。
オペコン等によりＣＰＵの制御演算機能が追加、変更さ
れたときは、これによってＣＰＵの実時間動作に支障が
ないか否かをチェックできるようにし、プロセス制御装
置の安全かつ安定さ動作を保証するととを目的とする。
ＣＰＵの制御演算処理内容を変更、追加する毎にＣＰＵ
負荷占有率を求め、この占有率が所定の設定値を越える
ときは警報を発する。
負荷占有率を求め、この占有率が所定の設定値を越える
ときは警報を発する。
制御演算処理内容の変更、追加に伴うＣＰＵの実時間動
作における影響を、ＣＰＵ負荷占有率からチェックでき
るようにしてプロセス制御装置運用上の目安とし、安全
かつ安定な制御を保証する。
作における影響を、ＣＰＵ負荷占有率からチェックでき
るようにしてプロセス制御装置運用上の目安とし、安全
かつ安定な制御を保証する。
第１図はこの発明の詳細な説明するためのフローチャー
ト、第２図はＲＡＭ上の領域割付態様を示す概略図、第
３図はアイドル処理を示すフローチャート、第４図はＣ
ＰＵ負荷占有率の計算方法を説明するための説明図であ
る。
ト、第２図はＲＡＭ上の領域割付態様を示す概略図、第
３図はアイドル処理を示すフローチャート、第４図はＣ
ＰＵ負荷占有率の計算方法を説明するための説明図であ
る。
以下、これらの図を参照してこの発明の実施例について
説明する。なお、ハードウェア構成は第５図と同様であ
る。
説明する。なお、ハードウェア構成は第５図と同様であ
る。
まず、ＣＰＵの負荷率の測定に当たって用いられるカウ
ンタと、このカウンタを動作させるフラグおよび基準負
荷率データを第２図の如＜ＲＡＭ上に設けておき、上記
フラグをオペコンにてＯＮにすることによって動作が始
まる（第１図■参照）。
ンタと、このカウンタを動作させるフラグおよび基準負
荷率データを第２図の如＜ＲＡＭ上に設けておき、上記
フラグをオペコンにてＯＮにすることによって動作が始
まる（第１図■参照）。
これにより時間計測が開始されるとＮもに（同■参照）
、上記カウンタのインクリメント動作が第３図の如く開
始される。か−る動作が一定時間Ｔだけ行われると（同
■参照）、ＣＰＵ占有率の計算が第４図の如く行われる
（同■参照）。こ〜に、ｔは第３図の如きアイドル処理
（１回）Ｋ要する時間、ＣＴはカウンタの計数値を示し
、これらの値よりＣＰＵ占有率りは として求められる。このとき、１回のアイドル石垣時間
ｔは適宜な手段にて予め測定しておくものとする。こう
して求められるＣＰＵ負荷率りは、予め定められている
基準負荷率Ｌｏと比較され（同■診照）、 Ｌ＜Ｌ。
、上記カウンタのインクリメント動作が第３図の如く開
始される。か−る動作が一定時間Ｔだけ行われると（同
■参照）、ＣＰＵ占有率の計算が第４図の如く行われる
（同■参照）。こ〜に、ｔは第３図の如きアイドル処理
（１回）Ｋ要する時間、ＣＴはカウンタの計数値を示し
、これらの値よりＣＰＵ占有率りは として求められる。このとき、１回のアイドル石垣時間
ｔは適宜な手段にて予め測定しておくものとする。こう
して求められるＣＰＵ負荷率りは、予め定められている
基準負荷率Ｌｏと比較され（同■診照）、 Ｌ＜Ｌ。
ならばアラーム（Ａ Ｌ Ｍ ）は発しないが（同■参
照）、 Ｌ≧Ｌ。
照）、 Ｌ≧Ｌ。
ならばアラームを発してその旨を通知する（同■参照）
。その後、フラグをオフとすることにより一連の処理を
終了するが（同■参照）、ＲＡＭ上にＣＰＵ占有率を記
憶する領域を設けておけば、オペコンによりこれを表示
することも可能である。
。その後、フラグをオフとすることにより一連の処理を
終了するが（同■参照）、ＲＡＭ上にＣＰＵ占有率を記
憶する領域を設けておけば、オペコンによりこれを表示
することも可能である。
この発明によれば、ＣＰＵの制御演算処理内容を変更、
追加する毎にＣＰＵ負荷占有率を計算しこれが予め定め
られている基準負荷率よりも大きければアラームを発す
るようにしたので、その追加、変更によりＣＰＵの実時
間動作に辱える影響を事前に検知することができ、プロ
セス制御装置を安全かつ安定に運用することが可能にな
る杓点がもたらされる。
追加する毎にＣＰＵ負荷占有率を計算しこれが予め定め
られている基準負荷率よりも大きければアラームを発す
るようにしたので、その追加、変更によりＣＰＵの実時
間動作に辱える影響を事前に検知することができ、プロ
セス制御装置を安全かつ安定に運用することが可能にな
る杓点がもたらされる。
第１図はこの発明の詳細な説明するためのフローチャー
ト、第２図はＲＡＭ上の領域割付態様を示す概略図、第
３図はアイドル処理を示すフローチャート、第４図はＣ
ＰＵ占有率の計算方法を説明するための説明図、第５図
は一般的なプロセス制御装置の構成を示すブロック図、
第６図は第５図における演算処理部の動作を説明するた
めのタイムチャートである。 符号説明 １・・・・・・プロセス制御装置、２・・・・・・操作
卓（オペ：＋ン）、５・・・・・・記録計、４・・・・
・・リレー、１１・・・・・・ＣＰＵ、１２・・・・・
・ＲＡＭ、１３・・・・・・ＰＲＯＭ。 １４・・・・・・Ａｉｌ １５・・・・・・Ａｏ、１６
・・・・・・Ｄｉ、１７・・・・・・Ｄｏ、１８・・・
・・・バス。 代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎 清 第 １ 因 第３図 第４図 第５図 第６図
ト、第２図はＲＡＭ上の領域割付態様を示す概略図、第
３図はアイドル処理を示すフローチャート、第４図はＣ
ＰＵ占有率の計算方法を説明するための説明図、第５図
は一般的なプロセス制御装置の構成を示すブロック図、
第６図は第５図における演算処理部の動作を説明するた
めのタイムチャートである。 符号説明 １・・・・・・プロセス制御装置、２・・・・・・操作
卓（オペ：＋ン）、５・・・・・・記録計、４・・・・
・・リレー、１１・・・・・・ＣＰＵ、１２・・・・・
・ＲＡＭ、１３・・・・・・ＰＲＯＭ。 １４・・・・・・Ａｉｌ １５・・・・・・Ａｏ、１６
・・・・・・Ｄｉ、１７・・・・・・Ｄｏ、１８・・・
・・・バス。 代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎 清 第 １ 因 第３図 第４図 第５図 第６図
Claims (1)
- 【特許請求の範囲】 実時間で制御演算処理を実行するとゝもにその制御演算
処理内容の変更、追加が可能な演算処理部（ＣＰＵ）を
備えてなるプロセス制御装置において、 前記ＣＰＵの制御演算処理内容を変更、追加する毎にＣ
ＰＵ負荷占有率を求め、該占有率が所定の設定値を越え
るときは警報を発することを特徴とするプロセス制御装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61159845A JPS6316306A (ja) | 1986-07-09 | 1986-07-09 | プロセス制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61159845A JPS6316306A (ja) | 1986-07-09 | 1986-07-09 | プロセス制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6316306A true JPS6316306A (ja) | 1988-01-23 |
Family
ID=15702492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61159845A Pending JPS6316306A (ja) | 1986-07-09 | 1986-07-09 | プロセス制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6316306A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999034292A1 (de) * | 1997-12-24 | 1999-07-08 | Robert Bosch Gmbh | Verfahren zur ermittlung der auslastung eines rechengeräts |
| EP1035474A3 (de) * | 1999-03-11 | 2002-12-04 | Siemens Aktiengesellschaft | Verfahren zur Systemlastmessung in prozessorgesteuerten Systemen |
-
1986
- 1986-07-09 JP JP61159845A patent/JPS6316306A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999034292A1 (de) * | 1997-12-24 | 1999-07-08 | Robert Bosch Gmbh | Verfahren zur ermittlung der auslastung eines rechengeräts |
| US6477484B1 (en) | 1997-12-24 | 2002-11-05 | Robert Bosch Gmbh | Method for determining the load of a computing device |
| EP1035474A3 (de) * | 1999-03-11 | 2002-12-04 | Siemens Aktiengesellschaft | Verfahren zur Systemlastmessung in prozessorgesteuerten Systemen |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4404648A (en) | Method for controlling an instrument panel display | |
| EP0247380A2 (en) | Data display-controlling device for data-processing apparatus | |
| JPS5485654A (en) | Processor for data information | |
| JPS6025952B2 (ja) | 時限方式 | |
| JP2002006929A (ja) | 進度予測システム | |
| JP2835081B2 (ja) | プロセス表示装置 | |
| JP2656303B2 (ja) | ディジタル形保護継電装置 | |
| JPS5962955A (ja) | 電子計算機システムのエラ−メツセ−ジ表示方法 | |
| US5497481A (en) | Microcomputer computer system having plural programmable timers and preventing memory access operations from interfering with timer start requests | |
| JPH05205074A (ja) | 情報処理システムのデータ収集方式 | |
| JPS63310007A (ja) | デ−タ格納制御装置 | |
| JPS60207931A (ja) | 情報処理装置 | |
| JPH05257830A (ja) | 入出力処理完了監視方法および装置 | |
| JP2504408B2 (ja) | 発電プラント監視装置 | |
| JPS5825308Y2 (ja) | デジタル表示秤におけるプリセツト装置 | |
| JPS6339044A (ja) | マイクロコンピユ−タ | |
| JPH02267642A (ja) | Ｃｐｕ専有時間測定装置 | |
| JPS62204117A (ja) | 警報監視装置 | |
| JPS6182248A (ja) | メモリ内容のモニタ方法 | |
| JPH09146716A (ja) | 外部記憶装置空き容量監視装置 | |
| JPS6362773B2 (ja) | ||
| JPS63292204A (ja) | プログラマブル・コントロ−ラの劣化診断装置 | |
| JPS61221065A (ja) | エレベ−タの監視装置 | |
| JPS59147293A (ja) | 発停制御方式 | |
| JPS63136135A (ja) | デ−タ処理装置のオ−バ−フロ−監視装置 |