JPS631633B2 - - Google Patents
Info
- Publication number
- JPS631633B2 JPS631633B2 JP57083632A JP8363282A JPS631633B2 JP S631633 B2 JPS631633 B2 JP S631633B2 JP 57083632 A JP57083632 A JP 57083632A JP 8363282 A JP8363282 A JP 8363282A JP S631633 B2 JPS631633 B2 JP S631633B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- mode
- data transfer
- load
- transfer device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/177—Initialisation or configuration control
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
【発明の詳細な説明】
本発明は多数のスイツチモジユールを構成要素
とし、該スイツチモジユールを介して接続される
任意のプロセツサから他の任意のプロセツサへデ
ータ転送するデータ転送装置において、該データ
転送装置がプロセツサ負荷を動的に均等化するこ
とを可能としたデータ転送方式に関するものであ
る。
とし、該スイツチモジユールを介して接続される
任意のプロセツサから他の任意のプロセツサへデ
ータ転送するデータ転送装置において、該データ
転送装置がプロセツサ負荷を動的に均等化するこ
とを可能としたデータ転送方式に関するものであ
る。
多数のプロセツサを転送系を介して結合した並
列処理計算機では、プロセツサ間の負荷を均等化
することが処理の効率化の観点から重要である。
負荷の均等化は、転送系が動的に負荷の配分をす
ることにより容易に実現できる。しかし、従来の
転送系の動作は受動的であつた。すなわち、プロ
セツサは転送先プロセツサを明記した転送要求を
転送系に出し、転送系はこれを受けて指定された
プロセツサへの転送を行つていた。そのため、負
荷の配分はソフトウエア側にまかされていた。換
言すれば、プログラマはプロセツサの負荷のバラ
ンスが平衡するようにプログラムする必要があつ
た。これは負荷の不平衡を起こす最大の要因であ
る。
列処理計算機では、プロセツサ間の負荷を均等化
することが処理の効率化の観点から重要である。
負荷の均等化は、転送系が動的に負荷の配分をす
ることにより容易に実現できる。しかし、従来の
転送系の動作は受動的であつた。すなわち、プロ
セツサは転送先プロセツサを明記した転送要求を
転送系に出し、転送系はこれを受けて指定された
プロセツサへの転送を行つていた。そのため、負
荷の配分はソフトウエア側にまかされていた。換
言すれば、プログラマはプロセツサの負荷のバラ
ンスが平衡するようにプログラムする必要があつ
た。これは負荷の不平衡を起こす最大の要因であ
る。
第1図は従来の並列処理計算機の概略構成図で
ある。いま、このような並列処理計算機上で、第
2図aに示すような分割統治法に代表される処理
形態が木構造をなすアルゴリズムの並列実行を考
える。木の1つのノードの処理を1つのプロセツ
サに割付ける。そうすると、木の名ノードは、第
2図bのように各プロセツサに割付けられ、明ら
かにプロセツサ間で負荷の不平衡を生じる。
ある。いま、このような並列処理計算機上で、第
2図aに示すような分割統治法に代表される処理
形態が木構造をなすアルゴリズムの並列実行を考
える。木の1つのノードの処理を1つのプロセツ
サに割付ける。そうすると、木の名ノードは、第
2図bのように各プロセツサに割付けられ、明ら
かにプロセツサ間で負荷の不平衡を生じる。
ところで、負荷の配分の問題は、ソフトウエア
の負担の増加、処理オーバヘツドの増加、割付の
誤りによる負荷の不平衡などの問題を引き起し、
これがプロセツサの稼動率の低下、システムスル
ープツトの低下をもたらすことになる。
の負担の増加、処理オーバヘツドの増加、割付の
誤りによる負荷の不平衡などの問題を引き起し、
これがプロセツサの稼動率の低下、システムスル
ープツトの低下をもたらすことになる。
本発明の目的は、動的な負荷分散を可能とする
データ転送方式を提供することにある。
データ転送方式を提供することにある。
しかして、本発明はデータ転送方式をパケツト
転送方式とすることにより、転送先プロセツサの
動的な決定手段を簡単化するものである。又、本
発明は、プロセツサの負荷情報を転送系に与える
ため、複数の転送モードを持つことを特徴とし、
更にはプロセツサの負荷情報を把握するため、ス
イツチモジユールを通過するパケツト数をカウン
トするカウンタを持つことを特徴にしている。
転送方式とすることにより、転送先プロセツサの
動的な決定手段を簡単化するものである。又、本
発明は、プロセツサの負荷情報を転送系に与える
ため、複数の転送モードを持つことを特徴とし、
更にはプロセツサの負荷情報を把握するため、ス
イツチモジユールを通過するパケツト数をカウン
トするカウンタを持つことを特徴にしている。
以下、図示の一実施例にもとづいて本発明のデ
ータ転送方式を詳述する。
ータ転送方式を詳述する。
第3図は本発明の一実施例で、第3図aは多数
のスイツチモジユール1を2次元アレイ状に結合
したデータ転送装置を示す。各スイツチモジユー
ル1にはプロセツサ2が接続される。一方、第3
図bは多数のスイツチモジユール3を多段構成し
たデータ転送装置4であり、データ転送装置4の
入出力にはプロセツサ5,5′が接続される。
のスイツチモジユール1を2次元アレイ状に結合
したデータ転送装置を示す。各スイツチモジユー
ル1にはプロセツサ2が接続される。一方、第3
図bは多数のスイツチモジユール3を多段構成し
たデータ転送装置4であり、データ転送装置4の
入出力にはプロセツサ5,5′が接続される。
第3図aのスイツチモジユール1の構成図を第
4図aに示し、第3図bのスイツチモジユール3
の構成図を第4図bに示す。第4図aとbにおい
て、6,10は入力回路、7,11はスイツチ、
8,12は出力回路、9,13はカウンタであ
る。
4図aに示し、第3図bのスイツチモジユール3
の構成図を第4図bに示す。第4図aとbにおい
て、6,10は入力回路、7,11はスイツチ、
8,12は出力回路、9,13はカウンタであ
る。
第3図aとbのどちらのデータ転送装置も基本
的動作は同じであるので、以下では第3図bのデ
ータ転送装置4について説明する。
的動作は同じであるので、以下では第3図bのデ
ータ転送装置4について説明する。
第5図は第3図bに示すデータ転送装置4の構
成要素であるスイツチモジユール3の入力回路1
0、スイツチ11、出力回路12の詳細図であ
る。13はカウンタ、14は入力キユー、15は
入力制御回路、16はモードキユー、17は出力
選択情報キユー、18はセレクタ、19はセレク
タ制御回路、20はアービタ、21はセレクタ、
22はオアゲート、23はカウンタ制御回路、2
4は比較回路である。
成要素であるスイツチモジユール3の入力回路1
0、スイツチ11、出力回路12の詳細図であ
る。13はカウンタ、14は入力キユー、15は
入力制御回路、16はモードキユー、17は出力
選択情報キユー、18はセレクタ、19はセレク
タ制御回路、20はアービタ、21はセレクタ、
22はオアゲート、23はカウンタ制御回路、2
4は比較回路である。
第6図は転送パケツトの構成図である。パケツ
トはデータバス巾単位に直列転送される。第6図
において、25はパケツト頭部、26はパケツト
本体であり、パケツト頭部25の先頭部分は出力
選択情報に用いる。
トはデータバス巾単位に直列転送される。第6図
において、25はパケツト頭部、26はパケツト
本体であり、パケツト頭部25の先頭部分は出力
選択情報に用いる。
さて、第3図bのデータ転送装置4では、タス
クをプロセツサ5,5′への割付単位とする。
こゝで、タスクとは第2図における木のノードの
ように、1つのまとまつた処理単位をいう。各プ
ロセツサはすべてのタスクの処理ができ、タスク
はその処理に必要なパラメータが揃つた時、起動
されるものとする。タスクが子タスクを生成した
場合(第2図の例では木の1つのノードが子のノ
ードに処理要求を出した場合)、プロセツサ負荷
を分散するため、子タスクは軽負荷プロセツサで
処理される。そのために、プロセツサは処理依頼
をデータ転送装置に発行する。データ転送装置は
軽負荷プロセツサを動的に探し、タスクを割付け
る。タスクの割付けられたプロセツサはその処理
を行い、結果を依頼元プロセツサに返す。当該シ
ステムでは、このようにタスク処理が進む。
クをプロセツサ5,5′への割付単位とする。
こゝで、タスクとは第2図における木のノードの
ように、1つのまとまつた処理単位をいう。各プ
ロセツサはすべてのタスクの処理ができ、タスク
はその処理に必要なパラメータが揃つた時、起動
されるものとする。タスクが子タスクを生成した
場合(第2図の例では木の1つのノードが子のノ
ードに処理要求を出した場合)、プロセツサ負荷
を分散するため、子タスクは軽負荷プロセツサで
処理される。そのために、プロセツサは処理依頼
をデータ転送装置に発行する。データ転送装置は
軽負荷プロセツサを動的に探し、タスクを割付け
る。タスクの割付けられたプロセツサはその処理
を行い、結果を依頼元プロセツサに返す。当該シ
ステムでは、このようにタスク処理が進む。
上記プロセツサ負荷の動的な分散化を実現する
ために、本データ転送装置には3つの転送モード
があり、パケツトはいづれかの転送モードで転送
される。3つの転送モードは次の通りである。
ために、本データ転送装置には3つの転送モード
があり、パケツトはいづれかの転送モードで転送
される。3つの転送モードは次の通りである。
(a) サーチモード(Sモード);
これは転負荷プロセツサを動的に探すための
転送モードである。このモードのパケツトは、
スイツチモジユール3において、それぞれの出
力回路12に付随するカウンタ13の値を比較
し、その小さい方の出力回路を選択する。そし
て、選択された側のカウンタの値をカウントア
ツプする。両カウンタの値が同じ場合は、いづ
れか一方の出力回路を選択する。
転送モードである。このモードのパケツトは、
スイツチモジユール3において、それぞれの出
力回路12に付随するカウンタ13の値を比較
し、その小さい方の出力回路を選択する。そし
て、選択された側のカウンタの値をカウントア
ツプする。両カウンタの値が同じ場合は、いづ
れか一方の出力回路を選択する。
(b) トランスフアモード(Tモード);
これは転送先プロセツサが常に定まつている
場合の転送モードである。このモードのパケツ
トは、パケツト頭部の先頭に出力選択情報を持
つ。スイツチモジユール3では、この値に従つ
て出力回路12が選択される。
場合の転送モードである。このモードのパケツ
トは、パケツト頭部の先頭に出力選択情報を持
つ。スイツチモジユール3では、この値に従つ
て出力回路12が選択される。
(c) フイニツシユモード(Fモード);
これはタスク終了をデータ転送装置に知らせ
るための転送モードである。このモードのパケ
ツトは、パケツト頭部の先頭に出力選択情報を
持つ。スイツチモジユール3では、この値に従
つて出力回路12が選択される。さらに、選択
された出力回路12に付随するカウンタ13の
値がカウントダウンされる。
るための転送モードである。このモードのパケ
ツトは、パケツト頭部の先頭に出力選択情報を
持つ。スイツチモジユール3では、この値に従
つて出力回路12が選択される。さらに、選択
された出力回路12に付随するカウンタ13の
値がカウントダウンされる。
これらの転送モードを用いると、プロセツサ負
荷の分散は次の手法により実現できる。
荷の分散は次の手法により実現できる。
タスクが子タスクを生成すると、子タスク処理
に必要なデータをパケツトにして、データ転送装
置に処理要求をだす。このパケツトの転送モード
はSモードである。データが複数個のパケツトに
なる場合は、そのうちの任意の一つをSモードで
転送する。データ転送装置は子タスクの処理プロ
セツサが動的に決まると、処理先が決つた旨をパ
ケツトにして依頼元プロセツサに知らせる。この
転送モードはTモードである。依頼元プロセツサ
は、このパケツトを受けとると、処理依頼が複数
個のパケツトで構成されている場合、残りのパケ
ツトをTモードで転送する。処理先のプロセツサ
は、転送されたデータにより、子タスクの処理を
行い、結果を求め、それを1個ないし複数個のパ
ケツトにしてTモードで依頼元プロセツサに返
す。依頼元プロセツサは、結果を受けとると、受
けとつた旨をパケツトにしてFモードで転送す
る。子タスクの生成から消滅までの過程におい
て、このようなパケツトの転送が行われる。
に必要なデータをパケツトにして、データ転送装
置に処理要求をだす。このパケツトの転送モード
はSモードである。データが複数個のパケツトに
なる場合は、そのうちの任意の一つをSモードで
転送する。データ転送装置は子タスクの処理プロ
セツサが動的に決まると、処理先が決つた旨をパ
ケツトにして依頼元プロセツサに知らせる。この
転送モードはTモードである。依頼元プロセツサ
は、このパケツトを受けとると、処理依頼が複数
個のパケツトで構成されている場合、残りのパケ
ツトをTモードで転送する。処理先のプロセツサ
は、転送されたデータにより、子タスクの処理を
行い、結果を求め、それを1個ないし複数個のパ
ケツトにしてTモードで依頼元プロセツサに返
す。依頼元プロセツサは、結果を受けとると、受
けとつた旨をパケツトにしてFモードで転送す
る。子タスクの生成から消滅までの過程におい
て、このようなパケツトの転送が行われる。
各モードのパケツトに対し、スイツチモジユー
ル3の転送シーケンスは以下のようになる。
ル3の転送シーケンスは以下のようになる。
第5図において、入力キユー14にはパケツト
が入つており、モードキユー16には入力キユー
14のパケツト対応にそのパケツトの転送モード
が入つており、出力選択情報キユー17には、同
じく出力選択情報が入つているものとする。ただ
し、Sモードのパケツトに対する出力選択情報は
定義されないが、出力選択情報キユー17にはダ
ミーデータを対応する出力選択情報として入れ、
各キユー14,16,17のパケツトの順序関係
を保持するものとする。カウンタ13は、出力回
路12を通過したパケツトのうち、Sモードのパ
ケツトの個数とFモードのパケツトの個数の差を
保持している。比較回路24は2つの出力回路の
カウンタの値を比較し、大小関係を出力する。そ
れはセレクタ制御回路19の入力となる。以下、
転送シーケンスを説明する。
が入つており、モードキユー16には入力キユー
14のパケツト対応にそのパケツトの転送モード
が入つており、出力選択情報キユー17には、同
じく出力選択情報が入つているものとする。ただ
し、Sモードのパケツトに対する出力選択情報は
定義されないが、出力選択情報キユー17にはダ
ミーデータを対応する出力選択情報として入れ、
各キユー14,16,17のパケツトの順序関係
を保持するものとする。カウンタ13は、出力回
路12を通過したパケツトのうち、Sモードのパ
ケツトの個数とFモードのパケツトの個数の差を
保持している。比較回路24は2つの出力回路の
カウンタの値を比較し、大小関係を出力する。そ
れはセレクタ制御回路19の入力となる。以下、
転送シーケンスを説明する。
(i) 入力制御回路15は、モードキユー16から
転送モード(mode)を出力し、自らは処理要
求信号(reg)を出す。転送モードはセレクタ
制御回路19の制御信号となると同時に、セレ
クタ18を径由して、次段スイツチモジユール
に送られる。
転送モード(mode)を出力し、自らは処理要
求信号(reg)を出す。転送モードはセレクタ
制御回路19の制御信号となると同時に、セレ
クタ18を径由して、次段スイツチモジユール
に送られる。
(ii) セレクタ制御回路19は転送モードに従つ
て、比較回路24(Sモードのとき)、又は出
力選択情報キユー17の出力値(T,Fモード
のとき)からセレクタ18の出力を決定する。
て、比較回路24(Sモードのとき)、又は出
力選択情報キユー17の出力値(T,Fモード
のとき)からセレクタ18の出力を決定する。
(iii) reg信号および転送モードは、セレクタ18、
アービタ20を径由して次段スイツチモジユー
ルの入力制御回路15、モードキユー16へ到
達する。
アービタ20を径由して次段スイツチモジユー
ルの入力制御回路15、モードキユー16へ到
達する。
(iv) (次段スイツチモジユールの)入力制御回路
15は入力キユー14が一杯でない限り、ack
信号を返す。と同時に、転送モードをモードキ
ユー16にとりこむ。入力キユー14が一杯の
ときは、キユーに空きが生じるまでack信号を
返さない。また、転送モードもとりこまない。
15は入力キユー14が一杯でない限り、ack
信号を返す。と同時に、転送モードをモードキ
ユー16にとりこむ。入力キユー14が一杯の
ときは、キユーに空きが生じるまでack信号を
返さない。また、転送モードもとりこまない。
(v) ack信号は、カウンタ制御回路23の入力と
なり、転送モードにより、所定の動作(Sモー
ドならカウントアツプ、Fモードならカウント
ダウン、Tモードなら何もしない)をする。ま
た、セレクタ21、オアゲート22を径由して
入力制御回路15へ行く。セレクタ12の出力
は、アービタ20が選択した入力回路10に対
応する側の出力が選択される。
なり、転送モードにより、所定の動作(Sモー
ドならカウントアツプ、Fモードならカウント
ダウン、Tモードなら何もしない)をする。ま
た、セレクタ21、オアゲート22を径由して
入力制御回路15へ行く。セレクタ12の出力
は、アービタ20が選択した入力回路10に対
応する側の出力が選択される。
(vi) 入力制御回路15は、入力キユー14の先頭
にあるパケツトをセレクタ18、アービタ20
を径由して次段スイツチモジユールの入力キユ
ー14へ転送する。このとき、出力選択情報
は、入力制御回路15の制御のもとに出力選択
情報キユー17にも入れられる。
にあるパケツトをセレクタ18、アービタ20
を径由して次段スイツチモジユールの入力キユ
ー14へ転送する。このとき、出力選択情報
は、入力制御回路15の制御のもとに出力選択
情報キユー17にも入れられる。
(vii) パケツト転送終了後、入力制御回路15は
reg信号をおとし、転送シーケンスを終了する。
reg信号をおとし、転送シーケンスを終了する。
以上説明したように、本発明によれば、データ
転送装置はスイツチモジユールに用意したカウン
タにより動的にタスクの分散化制御を行い、プロ
セツサ負荷を均等化することができるから、プロ
グラムの処理のスループツトや、プロセツサの稼
動率が上昇し、また、ソフトウエア側で負荷分散
を意識する必要がなくなる。さらに、簡単な回路
構成のスイツチモジユールを多数用いるので、
LSI化に適する。
転送装置はスイツチモジユールに用意したカウン
タにより動的にタスクの分散化制御を行い、プロ
セツサ負荷を均等化することができるから、プロ
グラムの処理のスループツトや、プロセツサの稼
動率が上昇し、また、ソフトウエア側で負荷分散
を意識する必要がなくなる。さらに、簡単な回路
構成のスイツチモジユールを多数用いるので、
LSI化に適する。
第1図は従来の並列処理計算機の構成図、第2
図は木構造のプログラムの模式図および木のノー
ドを第1図の並列処理計算機に割付けた図、第3
図a,bは本発明のデータ転送方式の一実施例の
構成図、第4図a,bは第3図a,bのスイツチ
モジユールの構成図、第5図は第4図bのスイツ
チモジユールの詳細構成図、第6図はパケツトの
構成図である。 1,3…スイツチモジユール、2,5,5′…
プロセツサ、4…データ転送装置、6,10…入
力回路、7,11…スイツチ、8,12…出力回
路、9,13…カウンタ、14…入力キユー、1
5…入力制御回路、16…モードキユー、17…
出力選択情報キユー、18,21…セレクタ、1
9…セレクタ制御回路、20…アービタ、22…
オアゲート、23…カウンタ制御回路、24…比
較回路、25…パケツト頭部、26…パケツト本
体。
図は木構造のプログラムの模式図および木のノー
ドを第1図の並列処理計算機に割付けた図、第3
図a,bは本発明のデータ転送方式の一実施例の
構成図、第4図a,bは第3図a,bのスイツチ
モジユールの構成図、第5図は第4図bのスイツ
チモジユールの詳細構成図、第6図はパケツトの
構成図である。 1,3…スイツチモジユール、2,5,5′…
プロセツサ、4…データ転送装置、6,10…入
力回路、7,11…スイツチ、8,12…出力回
路、9,13…カウンタ、14…入力キユー、1
5…入力制御回路、16…モードキユー、17…
出力選択情報キユー、18,21…セレクタ、1
9…セレクタ制御回路、20…アービタ、22…
オアゲート、23…カウンタ制御回路、24…比
較回路、25…パケツト頭部、26…パケツト本
体。
Claims (1)
- 1 複数の入力と複数の出力を持ち、任意の入力
から任意の出力へスイツチできるスイツチモジユ
ールを複数個結合して構成され、該スイツチモジ
ユールを介して接続される任意のプロセツサから
任意のプロセツサへデータ転送ができるデータ転
送装置において、前記スイツチモジユールは出力
対応に配下のプロセツサの負荷を表示するための
カウンタを持ち、且つ、データ転送装置はパケツ
トによりデータ転送を遂行し、その転送モードと
して、軽負荷プロセツサを動的に探すためのモー
ドと、プロセツサ負荷が軽減されたことを知らせ
るためのモードと、指定したプロセツサへデータ
を転送するモードとを有し、前記軽負荷プロセツ
サを動的に探すための転送モードのパケツトは、
スイツチモジユールにおいてカウンタ値の最も小
さい出力を選択して該当カウンタをカウントアツ
プし、また、前記プロセツサの負荷が軽減された
ことを知らせるための転送モードのパケツトはカ
ウンタをカウントダウンし、これらのカウンタ操
作によりプロセツサ負荷情報をデータ転送装置に
与え、該データ転送装置がプロセツサ負荷を動的
に分散化することを特徴とするデータ転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57083632A JPS58200366A (ja) | 1982-05-18 | 1982-05-18 | デ−タ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57083632A JPS58200366A (ja) | 1982-05-18 | 1982-05-18 | デ−タ転送方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58200366A JPS58200366A (ja) | 1983-11-21 |
| JPS631633B2 true JPS631633B2 (ja) | 1988-01-13 |
Family
ID=13807836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57083632A Granted JPS58200366A (ja) | 1982-05-18 | 1982-05-18 | デ−タ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58200366A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6227856A (ja) * | 1985-07-30 | 1987-02-05 | Agency Of Ind Science & Technol | 負荷分散装置 |
| WO2009131007A1 (ja) * | 2008-04-22 | 2009-10-29 | 日本電気株式会社 | Simd型並列計算機システム、simd型並列計算方法及び制御プログラム |
-
1982
- 1982-05-18 JP JP57083632A patent/JPS58200366A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58200366A (ja) | 1983-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Kitsuregawa et al. | Bucket Spreading Parallel Hash: A New, Robust, Parallel Hash Join Method for Data Skew in the Super Database Computer (SDC). | |
| JP2682770B2 (ja) | 仮想計算機システムのcpu制御方式 | |
| Dally et al. | Deadlock-free adaptive routing in multicomputer networks using virtual channels | |
| Malmborg et al. | Optimal storage assignment policies for multiaddress warehousing systems | |
| KR102539571B1 (ko) | 네트워크 온칩 데이터 처리 방법 및 장치 | |
| JPH06231094A (ja) | ベクトル処理装置及びその制御方法 | |
| KR102539574B1 (ko) | 네트워크 온칩 데이터 처리 방법 및 장치 | |
| CN113438171B (zh) | 一种低功耗存算一体系统的多芯片连接方法 | |
| KR102539573B1 (ko) | 네트워크 온칩 데이터 처리 방법 및 장치 | |
| JPS631633B2 (ja) | ||
| Wang et al. | Scalable Data-Parallel Implementations of Object Recognition Using Geometric Hashing | |
| Dongarra et al. | Revisiting matrix product on master-worker platforms | |
| Wah et al. | Distributed scheduling of resources on interconnection networks | |
| Tuomenoksa et al. | Analysis of multiple-queue task scheduling algorithms for multiple-SIMD machines. | |
| JPS6131904B2 (ja) | ||
| JPS63223860A (ja) | 複数プロセツサ構成装置 | |
| JPS6227856A (ja) | 負荷分散装置 | |
| Monien et al. | A realizable efficient parallel architecture | |
| JPH08185384A (ja) | ロードモジュール割り当て方法および割り当て装置 | |
| Davis IV et al. | The performance analysis of partitioned circuit switched multistage interconnection networks | |
| JPH1063607A (ja) | Dmaコントローラ | |
| Juang et al. | Resource sharing interconnection networks in multiprocessors | |
| Tuomenoksa et al. | Preloading Schemes for the PASM Parallel Memory System. | |
| Keshk et al. | Amon: A parallel slice algorithm for wire routing | |
| JP2002140201A (ja) | データベース更新方法及びそれを用いたデータベース管理システム |