JPS6316355A - データ転送制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 複数バイト・バースト転送方式を採るデータ転送制御方
式に於いて、Ｎバイト変換回路がコモンバスを介するデ
ータ転送を行うか、入出力装置用バスを介するデータ転
送を行うかを制御するバス管理回路を設けた。

〔産業上の利用分野〕

本発明は複数バイト・バースト転送方式を採るデータ転
送制御方式の改善に関するものである。

〔従来の技術〕

マイクロプロセンサを使用するシステムに於いて、最近
高速度のデータ転送を必要とする入出力装置、例えば固
定ディスク、磁気テープ等が接続される傾向が出て来た
。

此の様な場合、データ転送のバス負倚を軽減させるため
に複数バイト・バースト転送を行うのが普通である。

複数バイト・バースト転送は高速度でデータを転送する
方式の一つで、バスにアクセスした後、成る複数（Ｎ）
バイトのシリアルデータを纏めて転送する方式である。

周知の様にデータ転送を行う場合、バスの調停（バスに
接続したり、バスから切り離したりする処理）を行うが
、此のバスの調停には可なり時間がかかるので、此のバ
スの調停回数を減らして転送効率を高めるために複数バ
イト・バースト転送方式が採用される様になった。

〔発明が解決しようとする問題点〕

然しなから従来の複数バイト・バースト転送方式では、
規定された複数バイト（Ｎバイト）のデータが揃った時
点で転送が開始されるので、Ｎバイト揃わないと当然転
送は開始されずデータ待ち状態で停止してしまう。

第３図は従来のデータ転送制御方式の一例を示す図であ
る。

図中、１はＮバイト変換回路、２はデータ転送カウンタ
、３はメソセージ通知回路、５は入出力装置、６はデー
タバス、７は入出力装置用データバス、８はコモンバス
、９は主記憶装置、１０はプロセッサである。

Ｎバイト変換回路１はＮバイトをバイト単位に変換し、
又は１バイトのデータをＮバイト単位のデータに変換し
、データの流れを制御する。

データ転送カウンタ２は入出力装置５に対するデータ転
送数の指定、入出力装置５からの転送数の通知を行う。

メツセージ通知回路３は入出力装置５からの終了メツセ
ージ（エラー信号等も含む）をプロセ・フサ１０側に通
知する。

尚データバス６、及びコモンバス８に於いてはＮバイト
単位でデータが転送され、入出力装置用データ〉〈スフ
に於いては１バイト単位でデータが転送される。

主記憶装置９から入出力袋Ｎ５ヘデータ転送する場合、
プロセッサ１０によりデータ転送が許可されると、コモ
ンバス８、データバス６を介して記憶装置９内のＮバイ
トのデータがＮバイト変換回路１に送られ、蓄えられる
。

次にＮバイト変換回路１は入出力装置用データバス７を
介して入出力装置５に対し１バイトづつデータを転送す
る。入出力装置５は此の１バイトのデータを受信すると
、転送要求■を返す。

Ｎバイト変換回路１は此の要求により次の１バイトのデ
ータを転送する。此の様にしてＮ回転送を行い、全ての
蓄積データを転送し終わると、プロセッサ１０に対し転
送要求■を出す。

此の転送要求■に基づき主記憶装置９から次のＮバイト
のデータがＮバイト変換回路１に送られる。

此の様にして順次データ転送を行うが、最後に主記憶装
置９からＮバイト変換回路１に送られるデータは必ずし
もＮバイトとは限らない。

此の状態になるとＮバイト変換回路１はデータ待ちの状
態となり、データ転送を中止する。此れを回避する為に
従来はデータの転送数をＮバイトで割り切れる値（Ｎバ
イトバウンダリと云う）に予め規定する処理を行ってい
た。

此の様にして入出力装置５が所定のデータ数を受信する
と、終了信号■をメツセージ通知回路３に発信し、メツ
セージ通知回路３は此れをプロセッサ１０に報告し、此
の報告によりプロセッサ１０は他の処理に移る。

上記説明から判る様にＮバイトバウンダリでない時はＮ
バイト変換回路１はデータ待ちの状態を継続すると云う
欠点があった。

データ転送の時間間隔を監視し、成る一定時間以上経過
しても次のデータ転送が行われない時はデータ転送の終
了と見做す処理を行う方式もあるが、データ転送の時間
間隔の保障出来ない入出力装置とのデータ転送では必ず
しも採用出来ない。

本発明の目的はＮバイトバウンダリの状態でない時でも
確実にデータの転送が可能な複数バイト・バースト転送
方式を提供することである。

〔問題点を解決するための手段〕

上記問題点は第１図の原理図に示す様にプロセフサ１０
に接続されているコモンバス８と入出力装置用バス７間
に、転送データをＮバイト単位に変換・逆変換するＮバ
イト変換回路１を設けてデータ転送を行う複数バイト・
バースト転送方式に於いて、Ｎバイト変換回路１がコモ
ンバス８側と通信するか、又は入出力装置用バス７側と
通信するかを制御するバス管理回路４を設けることによ
り解決される。

〔作用〕

本発明に依るとコモンバス８側から入出力装置用バス７
側へデータ転送を行う場合、Ｎバイト変換回路１がＮバ
イトバウンダリの状態でない時でもバス管理回路４がプ
ロセッサ１０から終了信号を受信するとＮバイト変換回
路５を初期化してデータ転送を終了させる。

同様に入出力装置用バス７側からコモンバス８側へデー
タ転送を行う場合、Ｎバイト変換回路１がＮバイトバウ
ンダリの状態でない時でもバス管理回路４がプロセッサ
１０から終了信号を受信するとＮバイト変換回路１に蓄
えられていたデータをコモンバス８側へ転送させて終了
させる。

〔実施例〕

本発明はＮバイトバウダリ以外のデータ転送要求が発生
した場合には、データネ足で一旦停止するが、同時に終
了メツセージを受信するので、此れをトリガとして強制
的にデータネ足分を補うようにバス管理回路をアクセス
して見掛は上Ｎバイトバウンダリとしてデータ転送を中
止させる。

第２図は本発明に依るデータ転送制御方式の一実施例を
示す図である。

図中、４はバス管理回路である。

（Ａ）先づ主記憶装置９から入出力装置５ヘデータ転送
する場合に就いて述べる。

最初にバス管理回路４はＮバイト変換回路１がコモンバ
ス８側と通信する状態をとる様に指示する。

プロセッサ１０によりデータ転送が許可されるとコモン
バス８、データバス６を介してＮバイトのデータがＮバ
イト変換回路１に蓄、えられる。

此の時、バス管理回路４はＮバイト変換回路１に入出力
装置用データバス７側と通信する様に指示する。

次にＮバイト変換回路１は入出力装置用データバス７を
介して入出力装置５に対し１バイトのデータを転送する
。入出力装置５は此の１バイトのデータを受信すると、
転送要求■を返す。Ｎバイト変換回路１は此の要求によ
り次の１バイトのデータを転送する。此の様にしてＮ回
転送を行う。

Ｎバイト変換回路１が全ての蓄積データを転送し終わる
と、プロセッサ１０に対し転送要求■を出し、此の転送
要求■に基づき主記憶装置９から次のＮバイトのデータ
がＮバイト変換回路１に送られる。此の様に従来方式と
同じく順次データ転送を行う。

最後に主記憶装置９からＮバイト変換回路１に送られる
データは必ずしもＮバイトとは限らない。

今Ｎバイト変換回路１に蓄えられたデータのバイト数が
Ｎｌ　　（Ｎ＞Ｎｌ　とする）とする。

此の場合、Ｎバイト変換回路１は１バイトづつのデータ
転送をＮ、回行った時点では従来方式と場合と同じく転
送要求■を出すことはないが、入出力装置５から終了信
号■がメツセージ通知回路３に発信される。

メツセージ通知回路３は此れをプロセッサ１０に報告し
、此の報告によりプロセッサ１０はデータ転送カウンタ
２の値を調べ、Ｎバイト変換回路１から入出力装置５に
対する転送回数がＮ１回であることが判る。

従ってプロセッサ１０はバス管理回路４に終了の信号を
出し、バス管理回路４の出力信号■によりＮバイト変換
回路１を初期化する。尚此の時Ｎバイト変換回路１は再
びコモンバス８側と通信出来る状態とし、転送を終了す
る。

（Ｂ）次に入出力装置５から主記憶装置９ヘデータ転送
する場合に就いて述べる。

入出力装置５からデータ転送の要求が出るとバス管理回
路４はＮバイト変換回路１にデータバス７側と通信出来
る状態になる様に指示する。

入出力装置５から１ハイドづつＮ回転送されてＮバイト
変換回路１に蓄えられると、Ｎバイト変換回路１はＮバ
イトのデータをデータバス６及びコモンバス８を介して
主記憶装置９へ転送する。

終了するとバス管理回路４はＮバイト変換回路１を再び
データバス７側と通信可能状態にする。

此の様な動作を繰り返すことにより必要データ数を主記
憶装置９へ転送する。

同様に最後にはＮバイトより少ないＮ２バイトがＮハイ
ド変換回路１に蓄えられ、バイト数不足の為Ｎバイト変
換回路１から主記憶装置９へのデータ転送は行われず、
Ｎバイト変換回路１はデータバス７側に向い７Ｓ侭で停
止する。

然し入出力装置５からメツセージ通知回路３に終了信号
■が出るので、同様にプロセッサ１０はデータ転送カウ
ンタ２の値を調べ、Ｎバイト変換回路１から入出力装置
５に対する転送回数がＮ２回であることが判る。

従ってプロセッサ１０はバス管理回路４に終了の信号を
出し、バス管理回路４はＮバイト変換回路１をコモンバ
ス８側と通信出来る状態にし、Ｎバイト変換回路１に蓄
えられているＮ２バイトを主記憶装置９へ転送して終了
する。

尚データ転送を終了した状態に於けるＮバイト変換回路
１はコモンバス８側と通信出来る状態とする。

〔発明の効果〕

以上詳細に説明した様に本発明によれば、Ｎバイトバウ
ダリ以外のデータ転送要求が発生した場合にも正確、且
つ迅速にデータを転送出来ると云う大きい効果がある。

【図面の簡単な説明】

第１図は本発明の原理図である。 第２図は本発明に依るデータ転送側ｊｌ’Ｊ方弐の一実
施例を示す図である。 第３図は従来のデータ転送制御方式の一例を示す図であ
る。 図中、１はＮバイト変換回路、２はデータ転送カウンタ
、３はメツセージ通知回路、４はバス管理回路、５は入
出力装置、６はデータバス、７は入出力装置用データバ
ス、８はコモンバス、９は主記憶装置、１０はプロセッ
サである。 第１図 本発明に依るデータ転送制御方式の一実施例第２図 第３図

Claims (1)

1. 【特許請求の範囲】 プロセッサ（１０）に接続されているコモンバス（８）
   と入出力装置用バス（７）間に、 転送データをＮバイト単位に変換・逆変換するＮバイト
   変換回路（１）を設けてデータ転送を行う複数バイト・
   バースト転送方式に於いて、 該Ｎバイト変換回路（１）が該コモンバス（８）側とデ
   ータ転送するか、又は該入出力装置用バス（７）側とデ
   ータ転送するかを制御するバス管理回路（４）を設け該
   Ｎバイト変換回路（１）がＮバイトバウンダリの状態で
   ない時、 該プロセッサ（１０）から該コモンバス（８）を介して
   終了信号を受信した該バス管理回路（４）が該Ｎバイト
   変換回路（１）を初期化するか、又は該Ｎバイト変換回
   路（１）に残っているデータを送出させることを特徴と
   するデータ転送制御方式。