JPS6316381A - メモリ装置 - Google Patents
メモリ装置Info
- Publication number
- JPS6316381A JPS6316381A JP61160015A JP16001586A JPS6316381A JP S6316381 A JPS6316381 A JP S6316381A JP 61160015 A JP61160015 A JP 61160015A JP 16001586 A JP16001586 A JP 16001586A JP S6316381 A JPS6316381 A JP S6316381A
- Authority
- JP
- Japan
- Prior art keywords
- register
- color code
- signal
- data
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Input (AREA)
- Memory System (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ビットマツプ・ディスプレイ装置のフレーム
・バッファとして使用するメモリ装置に関するものであ
る。
・バッファとして使用するメモリ装置に関するものであ
る。
従来の技術
従来のメモリ装置としては、例えば第３図ンこ示すもの
が毛る。図において、１はメモリセルの集まりであるメ
モリセルアレイで、メモリセルはアドレス信号人ＤＢに
よって選択される（１ワードｎピツト）、２は書込みサ
イクルで工１０ポートからの書込みデータとメモリセル
内データとの論理演算を行なう演算器、３は書込みをビ
ット単位で制御するマスクレジスタ、４はメモリセル内
の１行分のデータを格納しＩｌｏ ボートとは独立して
・Ｓ Ｉ１０ポートで読出し／書込みができるデータレ
ジスタである。
が毛る。図において、１はメモリセルの集まりであるメ
モリセルアレイで、メモリセルはアドレス信号人ＤＢに
よって選択される（１ワードｎピツト）、２は書込みサ
イクルで工１０ポートからの書込みデータとメモリセル
内データとの論理演算を行なう演算器、３は書込みをビ
ット単位で制御するマスクレジスタ、４はメモリセル内
の１行分のデータを格納しＩｌｏ ボートとは独立して
・Ｓ Ｉ１０ポートで読出し／書込みができるデータレ
ジスタである。
以上のように構成されたｆｔ来のメモリ装置１０におい
ては、第４図（ｂ）に示すよう（て描画・表示を制御す
るプロセッサ１１のデータバスと工１０ ポートで接
続されメモリセル内のデータが更新される（描画）。ま
たＳ Ｉ１０ポートよシ］ＲＴ１２ンこ対しビデオ信号
が出力される（表示）。
ては、第４図（ｂ）に示すよう（て描画・表示を制御す
るプロセッサ１１のデータバスと工１０ ポートで接
続されメモリセル内のデータが更新される（描画）。ま
たＳ Ｉ１０ポートよシ］ＲＴ１２ンこ対しビデオ信号
が出力される（表示）。
発明が解決しようとする問題点
しかしながら上記のような構成では、第４図（＆）に示
すように１画素を多値（色コードや階調コード、以下色
コードと呼ぶ）で表現したとき（第４図ａではＲ，Ｇ、
Ｂ、Ｉの４ビット／画素の場合を示す）、プロセッサ１
１は色コードによって各画素を認識しなければならない
ことと、データバス幅はプロセッサ１１によって固定（
例えば１６ピノト）であるため２値画像に比べて色コー
ドで各画素を表現するとプロセッサ１１は、一度に処理
できる画素数が減り処理速度が低下するという問題点を
有していた（データバス幅が１６ビツトで４ビット／画
素の場合、プロセッサ１１が同時にあつかえるのは４画
素であシ２値画像に比べて４倍の処理時間を要す）。
すように１画素を多値（色コードや階調コード、以下色
コードと呼ぶ）で表現したとき（第４図ａではＲ，Ｇ、
Ｂ、Ｉの４ビット／画素の場合を示す）、プロセッサ１
１は色コードによって各画素を認識しなければならない
ことと、データバス幅はプロセッサ１１によって固定（
例えば１６ピノト）であるため２値画像に比べて色コー
ドで各画素を表現するとプロセッサ１１は、一度に処理
できる画素数が減り処理速度が低下するという問題点を
有していた（データバス幅が１６ビツトで４ビット／画
素の場合、プロセッサ１１が同時にあつかえるのは４画
素であシ２値画像に比べて４倍の処理時間を要す）。
本発明はかかる点に鑑み、高速に色コード処理、特に閉
領域での塗シつぶし処理が行なえるメモリ装置を提供す
ることを目的とする。
領域での塗シつぶし処理が行なえるメモリ装置を提供す
ることを目的とする。
問題点を解決するための手段
本発明は、書込みパターンを保持する第１のレジスタと
、比較パターンを保持する第２のレジスタと読出しデー
タを比較する比較器を備えたメモリ装置である。
、比較パターンを保持する第２のレジスタと読出しデー
タを比較する比較器を備えたメモリ装置である。
作用
本発明は前記した構成によシ、書込み時には書込み信号
（ＶＸ ）に同期して第１のレジスタの内容をメモリセ
ルに格納し、読出し時は、メモリセルからの読出しデー
タと第２のレジスタの比較ノ２ターンと比較し一致／不
一致信号を外部に出力することで、プロセッサは色コー
ド処理をする必要がなくなり、色コードが何ピット構成
のものであっても画素を２値として処理することができ
高速処理となる。
（ＶＸ ）に同期して第１のレジスタの内容をメモリセ
ルに格納し、読出し時は、メモリセルからの読出しデー
タと第２のレジスタの比較ノ２ターンと比較し一致／不
一致信号を外部に出力することで、プロセッサは色コー
ド処理をする必要がなくなり、色コードが何ピット構成
のものであっても画素を２値として処理することができ
高速処理となる。
実施例
第１図は本発明の一実施例におけるメモリ装置のブロッ
ク図を示すものである。第１図１０１〜１０４は第３図
１〜４に各々対応する。第１図１０５は書込みパターン
を保持する書込みデータレジスタ（第１のレジスタ）、
１０６はメモリセルアレイ１０１からの読出しデータと
比較する比較パターンを保持する比較データレジスタ（
第２のレジスタ）、１０７はレジスタ１０６とメモリセ
ルアレイ１０１からの読出しデータを比較し結果に従っ
て一致したとき“°１″の一致信号ＫＱ信号を発生する
比較器である。
ク図を示すものである。第１図１０１〜１０４は第３図
１〜４に各々対応する。第１図１０５は書込みパターン
を保持する書込みデータレジスタ（第１のレジスタ）、
１０６はメモリセルアレイ１０１からの読出しデータと
比較する比較パターンを保持する比較データレジスタ（
第２のレジスタ）、１０７はレジスタ１０６とメモリセ
ルアレイ１０１からの読出しデータを比較し結果に従っ
て一致したとき“°１″の一致信号ＫＱ信号を発生する
比較器である。
以上のように構成された本実施例のメモリ装置１１０に
ついて、以下その動作を説明する。
ついて、以下その動作を説明する。
表示帰線区間で５Ｉ１０ポートを使用して書込みデータ
レジスタ１ｏ５．読出しデータレジスタ１０６にパター
ンを設定する。例えば閉領域の塗りつぶしの場合、境界
点の色コードをレジスタ１０６に、塗りつぶしに使用す
る色コードをレジスタ１０５に各々設定する。ＡＤＨ信
号によって選択されるメモリセルアレイ１０１からの読
出しデータは、比較器１０７に入力され境界色コードと
比較される。境界色コードと一致した場合比較器１０７
は第２図（ｂ）に示すようにプロセッサ１１ＫＥＱ信号
を出力する。ここでプロセッサ１１はワード幅の個数の
メモリ装置からのＥＱ倍信号一度に読込む（例えばワー
ド幅１６ビツトであれば゛１６画素分ンことで色コード
が何ビット（ｎビット）で表現されているかによらず２
値信号としてあつかうことができ、ワード内で論理゛１
″の所が境界色コードの画素であることがわかる。プロ
セッサ１１Ｖ′ｉ境界を判別すると、境界間の指定色に
よる塗りつぶしにかがシ、ＷＸ信号を発生す６゜メモリ
装置はＷＸ信号が入力するとＡＤＨ信号により選択され
るメモリセルアレイ１０１内に既に格納されているデー
タとレジスタ１０５との間で所定の演算を行った結果を
格納する。
レジスタ１ｏ５．読出しデータレジスタ１０６にパター
ンを設定する。例えば閉領域の塗りつぶしの場合、境界
点の色コードをレジスタ１０６に、塗りつぶしに使用す
る色コードをレジスタ１０５に各々設定する。ＡＤＨ信
号によって選択されるメモリセルアレイ１０１からの読
出しデータは、比較器１０７に入力され境界色コードと
比較される。境界色コードと一致した場合比較器１０７
は第２図（ｂ）に示すようにプロセッサ１１ＫＥＱ信号
を出力する。ここでプロセッサ１１はワード幅の個数の
メモリ装置からのＥＱ倍信号一度に読込む（例えばワー
ド幅１６ビツトであれば゛１６画素分ンことで色コード
が何ビット（ｎビット）で表現されているかによらず２
値信号としてあつかうことができ、ワード内で論理゛１
″の所が境界色コードの画素であることがわかる。プロ
セッサ１１Ｖ′ｉ境界を判別すると、境界間の指定色に
よる塗りつぶしにかがシ、ＷＸ信号を発生す６゜メモリ
装置はＷＸ信号が入力するとＡＤＨ信号により選択され
るメモリセルアレイ１０１内に既に格納されているデー
タとレジスタ１０５との間で所定の演算を行った結果を
格納する。
以上のように、本実施例によれば書込み色コード及び読
出し色コードを保持するレジスタをメモリ装置に内蔵す
ることで、プロセッサはｎビットの色コードの画素を第
２図（ａ）に示すように２値画像としてあつかえる。
出し色コードを保持するレジスタをメモリ装置に内蔵す
ることで、プロセッサはｎビットの色コードの画素を第
２図（ａ）に示すように２値画像としてあつかえる。
なお、本実施例において、レジスタ１０５．レジスタ１
０６及びマスクレジスタ１０３ばＳ 工１０ポートより
設定する様にしたが、専用のポートを設けてもよい。
０６及びマスクレジスタ１０３ばＳ 工１０ポートより
設定する様にしたが、専用のポートを設けてもよい。
また、ＥＱ倍信号ＷＥ倍信号１つの入出力端子にマルチ
プレクスしてもよい。
プレクスしてもよい。
発明の詳細
な説明したように、本発明によれば、メモリ内部に色コ
ード処理を取込むことで、閉領域での塗シつぶし処理の
ような色コード処理が高速にでき、その実用的効果は大
きい。
ード処理を取込むことで、閉領域での塗シつぶし処理の
ような色コード処理が高速にでき、その実用的効果は大
きい。
第１図は本発明における一実施例のメモリ装置のブロッ
ク図、第２図は同実施例のメモリ装置を使用したグラフ
ィックシステム図、第３図は従来のメモリ装置のブロッ
ク図、第４図は従来のメモリ装置を使用したグラフィッ
クシステム図である。 １０１・・・・・・メモリセルアレイ、１０２・・・・
・・演算器、１ｏ３・・・・・・マスクレジスタ、１０
４・・・・・・データレジスタ、１ｏ５・−・・・・書
込みデータレジスタ、１０６−・・・・・比較データレ
ジスタ、１０７・−・・・・比較器。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 し−−一一一一一一一−−−−」 第２図 （■ ＜ｂ） 第３図
ク図、第２図は同実施例のメモリ装置を使用したグラフ
ィックシステム図、第３図は従来のメモリ装置のブロッ
ク図、第４図は従来のメモリ装置を使用したグラフィッ
クシステム図である。 １０１・・・・・・メモリセルアレイ、１０２・・・・
・・演算器、１ｏ３・・・・・・マスクレジスタ、１０
４・・・・・・データレジスタ、１ｏ５・−・・・・書
込みデータレジスタ、１０６−・・・・・比較データレ
ジスタ、１０７・−・・・・比較器。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 し−−一一一一一一一−−−−」 第２図 （■ ＜ｂ） 第３図
Claims (1)
- アドレス信号によって選択されるメモリセルの集まりで
あるメモリセルアレイと、前記メモリセルアレイの１行
分のデータを格納し、順次出力するデータレジスタと、
第１のパターンを保持する第１のレジスタと、前記メモ
リセルに既に格納されているデータと前記第１のレジス
タが保持する第１のパターン間で論理演算を施し結果を
前記メモリセルに出力する演算器と、前記演算器の出力
をメモリセルに格納する場合ビット単位で制御を指定す
るマスクレジスタと、第２のパターンを保持する第２の
レジスタと、前記メモリセルからの読出しデータと前記
第２のレジスタが保持する第２のパターンとの比較を行
う比較器を備えたことを特徴とするメモリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61160015A JPS6316381A (ja) | 1986-07-08 | 1986-07-08 | メモリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61160015A JPS6316381A (ja) | 1986-07-08 | 1986-07-08 | メモリ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6316381A true JPS6316381A (ja) | 1988-01-23 |
Family
ID=15706133
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61160015A Pending JPS6316381A (ja) | 1986-07-08 | 1986-07-08 | メモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6316381A (ja) |
-
1986
- 1986-07-08 JP JP61160015A patent/JPS6316381A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0267967B1 (en) | Image processing apparatus | |
| JPS6316381A (ja) | メモリ装置 | |
| US6598146B1 (en) | Data-processing arrangement comprising a plurality of processing and memory circuits | |
| JPH0795269B2 (ja) | 命令コードのデコード装置 | |
| JP2558701B2 (ja) | デ−タ転送装置 | |
| JPS6346581A (ja) | 半導体記憶装置 | |
| JP2652973B2 (ja) | 画像処理装置 | |
| JPH064331A (ja) | １０進チェック回路 | |
| JPH10334038A (ja) | データ転送装置 | |
| JPS62196746A (ja) | メモリ集積回路 | |
| JPS6364141A (ja) | 記憶装置 | |
| JPH0117190B2 (ja) | ||
| JPS62162151A (ja) | デ−タ処理装置 | |
| JPH01284926A (ja) | 演算装置の命令読出方式 | |
| JPS61139888A (ja) | 画像演算装置 | |
| JPH11144035A (ja) | 半導体記憶装置 | |
| JPH0619737B2 (ja) | メモリアクセス装置 | |
| JPS5875250A (ja) | デジタル情報処理装置 | |
| JPS63123171A (ja) | デ−タ転送装置 | |
| JPH03283189A (ja) | 半導体メモリ装置 | |
| JPH0576655B2 (ja) | ||
| JPH06103024A (ja) | Ｃｐｕにおけるビット演算用制御装置 | |
| JPH0233673A (ja) | 画像処理装置 | |
| JPS63298673A (ja) | 画像メモリ素子 | |
| JPS63281297A (ja) | ダイナミツクｒａｍ |