JPS63164456A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS63164456A JPS63164456A JP61314692A JP31469286A JPS63164456A JP S63164456 A JPS63164456 A JP S63164456A JP 61314692 A JP61314692 A JP 61314692A JP 31469286 A JP31469286 A JP 31469286A JP S63164456 A JPS63164456 A JP S63164456A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- output
- terminals
- circuit
- circuit section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 238000012360 testing method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 230000000593 degrading effect Effects 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路の回路構成、特にその中に構成
されている回路について診断をより容易にする構成を備
える半導体集積回路に関する。
されている回路について診断をより容易にする構成を備
える半導体集積回路に関する。
従来、この種の半導体集積回路（以下ＬＳＩと略称する
）は印刷配線された基板上に多数実装されて使用される
が、その内の１つでも故障した場合にはその影響は大き
く、はとんどの場合はシステムダウンにつながるため、
使用されている個々のＬＳＩに対して非常に高度の信頼
性が要求される場合が多い。
）は印刷配線された基板上に多数実装されて使用される
が、その内の１つでも故障した場合にはその影響は大き
く、はとんどの場合はシステムダウンにつながるため、
使用されている個々のＬＳＩに対して非常に高度の信頼
性が要求される場合が多い。
上述した従来のＬＳＩは入力端子、出力端子及び電源端
子等で構成されるが、信頼性の高いＬＳＩを得るために
は、その内部に存在する機能回路部を検査するために、
入力端子に検査パターンを印加し、出力端子に印加され
たパターンに対応して出力されるパターンを観測するこ
とによって内部の機能回路部の動作をチェックする方法
がとられている。従って高い信頼性のＬＳＩを得るため
にはこの検査パターンを非常に多数ＬＳＩに対して印加
せねばならず、結果的にはＬＳＩの検査時間が長くなり
、また、高い信頼性を得るための検査パターンの作成に
多大の工数を必要とする欠点があった。
子等で構成されるが、信頼性の高いＬＳＩを得るために
は、その内部に存在する機能回路部を検査するために、
入力端子に検査パターンを印加し、出力端子に印加され
たパターンに対応して出力されるパターンを観測するこ
とによって内部の機能回路部の動作をチェックする方法
がとられている。従って高い信頼性のＬＳＩを得るため
にはこの検査パターンを非常に多数ＬＳＩに対して印加
せねばならず、結果的にはＬＳＩの検査時間が長くなり
、また、高い信頼性を得るための検査パターンの作成に
多大の工数を必要とする欠点があった。
本発明の目的は上述の欠点を除去したＬＳＩを提供する
ことにある。
ことにある。
（問題点を解決するための手段〕
本発明は回路部入力端子及び回路部出力端子を備え、前
記入力端子に所定の信号が入力したときに所定の動作を
行って前記出力端′子に所定の信号を出力する機能回路
部と、 前記回路部入力端子と同数の入力端子、前記回路部出力
端子と同数の出力端子、切換信号を入力する切換信号入
力端子、前記出力端子の各々と対応する前記回路部出力
端子の各々とを接続する切換素子を備え、前記切換信号
入力端子に前記切換信号が入力しないときは前記出力端
子を前記回路部出力端子に接続し、前記切換信号入力端
子に前記切換信号が人力したときは前記出力端子に対応
する１″Ｍｉ記機能回路部の途中より引き出された追加
出力端子を接続する端子切換回路部とを１つの半導体チ
ップ内に有することを特徴とする半導体集積回路である
。
記入力端子に所定の信号が入力したときに所定の動作を
行って前記出力端′子に所定の信号を出力する機能回路
部と、 前記回路部入力端子と同数の入力端子、前記回路部出力
端子と同数の出力端子、切換信号を入力する切換信号入
力端子、前記出力端子の各々と対応する前記回路部出力
端子の各々とを接続する切換素子を備え、前記切換信号
入力端子に前記切換信号が入力しないときは前記出力端
子を前記回路部出力端子に接続し、前記切換信号入力端
子に前記切換信号が人力したときは前記出力端子に対応
する１″Ｍｉ記機能回路部の途中より引き出された追加
出力端子を接続する端子切換回路部とを１つの半導体チ
ップ内に有することを特徴とする半導体集積回路である
。
次に、本発明の一実施例について図面を参照して詳細に
説明する。
説明する。
第１図は本発明の一実施例を示すブロック図である。
半導体集積回路（ＬＳＩ） １は機能回路部２と、回路
部入力端子Ｐ、〜Ｐｎと１回路部出力端子Ｑ工〜Ｑｍと
、。
部入力端子Ｐ、〜Ｐｎと１回路部出力端子Ｑ工〜Ｑｍと
、。
追加出力端子Ｎ１〜Ｎｍと、出力端子Ｂと、切換信号入
力端子Ｔと、実際は電子回路で構成されるが。
力端子Ｔと、実際は電子回路で構成されるが。
第１図ではその機能を簡明に表現するために単純なスイ
ッチの記号で示しである端子切換回路部３と、該回路部
３と出力端子Ｂとを結ぶ端子Ｒ１〜Ｒｍと切換信号入力
端子と入力端子との両者が混在する入力部Ａとを備えて
構成される。
ッチの記号で示しである端子切換回路部３と、該回路部
３と出力端子Ｂとを結ぶ端子Ｒ１〜Ｒｍと切換信号入力
端子と入力端子との両者が混在する入力部Ａとを備えて
構成される。
第１図において、切換信号入力端子Ｔに信号が印加され
ていないときは図に示す如く回路部３は出力端子Ｑ１〜
Ｑｌｌと端子Ｒ１〜Ｒ−をそれぞれ接続している。この
状態は従来のＬＳＩの状態であり、この状態のみで高品
質のＬＳＩを得るためには、非常に膨大な検査パターン
を入力部Ａを通して入力端子Ｐ１〜Ｐｎに印加しそれに
対する回路部２の出力を出力端子０１〜Ｑｍと回路部３
と端子Ｒ１〜Ｒｍを介して出力−子Ｂより観測して判断
しなければならない。
ていないときは図に示す如く回路部３は出力端子Ｑ１〜
Ｑｌｌと端子Ｒ１〜Ｒ−をそれぞれ接続している。この
状態は従来のＬＳＩの状態であり、この状態のみで高品
質のＬＳＩを得るためには、非常に膨大な検査パターン
を入力部Ａを通して入力端子Ｐ１〜Ｐｎに印加しそれに
対する回路部２の出力を出力端子０１〜Ｑｍと回路部３
と端子Ｒ１〜Ｒｍを介して出力−子Ｂより観測して判断
しなければならない。
第２図は第１図を簡略化した図である。
ところで機能回路部２の内部を更に細分化し、ある１区
切の機能毎に分割した回路を第１図中でそれぞれＣ（記
号は同一であるが回路は全く異なる）とし、各回路Ｃの
出力の内でその出力が直接出力端子Ｂより観測可能であ
れば、従来端子Ｐ１〜Ｐｎに印加していた検査パターン
数を従来のＬＳＩの品質を損なうことなく合理的に減少
させることができる。そこで本発明は各回路Ｃの出力を
選出しそれらを追加出力端子Ｎ１〜Ｎｍとして出力させ
、入力部Ａを通して入力端子Ｔに信号を印加することに
より、回路部３を動作させて端子Ｎ１〜Ｎ■と端子Ｒ１
〜Ｒｍとを各々接続させて出力端子Ｂより観測可能とし
たものであり、検査パターン数の低減が可能となる・第
３図に入力端子Ｔに一号が印加された状態を示す。
切の機能毎に分割した回路を第１図中でそれぞれＣ（記
号は同一であるが回路は全く異なる）とし、各回路Ｃの
出力の内でその出力が直接出力端子Ｂより観測可能であ
れば、従来端子Ｐ１〜Ｐｎに印加していた検査パターン
数を従来のＬＳＩの品質を損なうことなく合理的に減少
させることができる。そこで本発明は各回路Ｃの出力を
選出しそれらを追加出力端子Ｎ１〜Ｎｍとして出力させ
、入力部Ａを通して入力端子Ｔに信号を印加することに
より、回路部３を動作させて端子Ｎ１〜Ｎ■と端子Ｒ１
〜Ｒｍとを各々接続させて出力端子Ｂより観測可能とし
たものであり、検査パターン数の低減が可能となる・第
３図に入力端子Ｔに一号が印加された状態を示す。
実際にＬＳＩを検査する場面においては、検査の途中で
第２図、第一３図の状態を上手に組み合せることによっ
て上述の目的は達成される。
第２図、第一３図の状態を上手に組み合せることによっ
て上述の目的は達成される。
以上説明したように本発明はＬＳＩの内部に端子切換回
路部等を内蔵させることにより、従来のＬＳＩの端子数
を最低限１ピンのみ増加させることによって、装置レベ
ルで必要とされる高い信頼性を有するＬＳＩの動作を短
時間で検査でき、かつその検査パターンの作成を従来よ
りも短い工数で行うことができる効果を有する。
路部等を内蔵させることにより、従来のＬＳＩの端子数
を最低限１ピンのみ増加させることによって、装置レベ
ルで必要とされる高い信頼性を有するＬＳＩの動作を短
時間で検査でき、かつその検査パターンの作成を従来よ
りも短い工数で行うことができる効果を有する。
第１図は本発明の一実施例のブロック図、第２図は第１
図を簡略化した図、第３図は切換信号入力端子に信号が
印加された状態を簡略化した図である。
図を簡略化した図、第３図は切換信号入力端子に信号が
印加された状態を簡略化した図である。
Claims (1)
- （１）回路部入力端子及び回路部出力端子を備え、前記
入力端子に所定の信号が入力したときに所定の動作を行
って前記出力端子に所定の信号を出力する機能回路部と
、 前記回路部入力端子と同数の入力端子、前記回路部出力
端子と同数の出力端子、切換信号を入力する切換信号入
力端子、前記出力端子の各々と対応する前記回路部出力
端子の各々とを接続する切換素子を備え、前記切換信号
入力端子に前記切換信号が入力しないときは前記出力端
子を前記回路部出力端子に接続し、前記切換信号入力端
子に前記切換信号が入力したときは前記出力端子に対応
する前記機能回路部の途中より引き出された追加出力端
子を接続する端子切換回路部とを１つの半導体チップ内
に有することを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61314692A JPS63164456A (ja) | 1986-12-26 | 1986-12-26 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61314692A JPS63164456A (ja) | 1986-12-26 | 1986-12-26 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63164456A true JPS63164456A (ja) | 1988-07-07 |
Family
ID=18056400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61314692A Pending JPS63164456A (ja) | 1986-12-26 | 1986-12-26 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63164456A (ja) |
-
1986
- 1986-12-26 JP JP61314692A patent/JPS63164456A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000046912A (ja) | 自己検査装置を備えた集積回路 | |
| JPS63164456A (ja) | 半導体集積回路 | |
| JPH0587889A (ja) | 半導体回路素子とその試験処理方法 | |
| JPH07159493A (ja) | 半導体デバイスの検査方法 | |
| KR100505661B1 (ko) | 반도체 테스트 장치 및 그 구동방법 | |
| JPH0572296A (ja) | 半導体集積回路 | |
| KR930006962B1 (ko) | 반도체 시험방법 | |
| JPH0349248A (ja) | Ｌｓｉソケット | |
| JPH03211481A (ja) | Ｌｓｉテスト回路 | |
| JP2558819B2 (ja) | 半田付不良検査用テスト回路を有する多ピンｌｓｉ | |
| JPH04157747A (ja) | リード線ボンディング良否判定試験用回路内蔵半導体集積回路 | |
| JPH01172780A (ja) | 半導体集積回路 | |
| JPS61156828A (ja) | 半導体装置 | |
| JP2001186011A (ja) | 集積回路装置 | |
| JPH08136616A (ja) | 混成集積回路 | |
| JPH04155278A (ja) | Ｌｓｉテスタ | |
| JPS61170835A (ja) | 論理集積回路パツケ−ジ | |
| JPH05249193A (ja) | 半導体集積回路 | |
| JPH043642A (ja) | ボタン電話装置 | |
| JPH03293572A (ja) | 基板部品検査回路 | |
| JPS63298641A (ja) | 電子回路カ−ド試験装置 | |
| JPH11260869A (ja) | プローブカードによる多ピンデバイスの検査装置 | |
| JPH0438846A (ja) | 半導体集積回路装置の機能試験方法 | |
| JPH02205778A (ja) | 半導体装置 | |
| JPH0727827A (ja) | モジュールおよびそれを用いた半導体集積回路装置 |