JPS63165A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63165A JPS63165A JP61143259A JP14325986A JPS63165A JP S63165 A JPS63165 A JP S63165A JP 61143259 A JP61143259 A JP 61143259A JP 14325986 A JP14325986 A JP 14325986A JP S63165 A JPS63165 A JP S63165A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- semiconductor device
- containing hydrogen
- temperature
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
Landscapes
- Thin Film Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置の保護膜の製造方法に関する。
従来の技術
多結晶シリコンからなる薄膜トランジスタ（以下ＴＰＴ
と略す）は、チャネル内にダングリングボンド等多くの
欠陥を含むため、移動度が小さく、しきい値電圧が高く
、電流の０Ｎ１０ＦＦ比が小さい。このＴＰＴの特性向
上に水素化がある。その−例としてアイイイイ（ＩＥＥ
Ｅ）、ＥＤＬ−ｓ 。
と略す）は、チャネル内にダングリングボンド等多くの
欠陥を含むため、移動度が小さく、しきい値電圧が高く
、電流の０Ｎ１０ＦＦ比が小さい。このＴＰＴの特性向
上に水素化がある。その−例としてアイイイイ（ＩＥＥ
Ｅ）、ＥＤＬ−ｓ 。
４６８（１９８４）に記載されているように、保護膜と
してプラズマＣＶＤ法で窒化シリコン膜を形成した後、
４５０℃前後で１０〜６ｏ分間熱処理して、窒化シリコ
ン中に存在する水素をチャネルの多結晶シリコン中へ拡
散させて欠陥密度を減少させて、ＴＰＴの特性を向上さ
せている。
してプラズマＣＶＤ法で窒化シリコン膜を形成した後、
４５０℃前後で１０〜６ｏ分間熱処理して、窒化シリコ
ン中に存在する水素をチャネルの多結晶シリコン中へ拡
散させて欠陥密度を減少させて、ＴＰＴの特性を向上さ
せている。
第２図は従来の方法で作成された多結晶シリコン薄膜ト
ランジスタを示すもので、１は絶縁基板、２はシリコン
薄膜、３はゲート酸化膜、４はゲート電極、５は眉間絶
縁膜、６は配線、２７は絶縁保護膜である。
ランジスタを示すもので、１は絶縁基板、２はシリコン
薄膜、３はゲート酸化膜、４はゲート電極、５は眉間絶
縁膜、６は配線、２７は絶縁保護膜である。
発明が解決しようとする問題点
水素化によってＴＰＴの電気特性は大幅に向上するが、
４５０℃前後で熱処理することによって、保護膜２７が
劣下し、耐湿性、耐摩もう性、アルカリイオンのブロッ
キング効果等の半導体装置の最終保護膜としての性能が
低下してしまう０また、熱処理中に不純物が、半導体装
置内に拡散し、半導体装置の性能が劣下し信頼性に問題
が生じる。
４５０℃前後で熱処理することによって、保護膜２７が
劣下し、耐湿性、耐摩もう性、アルカリイオンのブロッ
キング効果等の半導体装置の最終保護膜としての性能が
低下してしまう０また、熱処理中に不純物が、半導体装
置内に拡散し、半導体装置の性能が劣下し信頼性に問題
が生じる。
問題点を解決するための手段
本発明は、ＴＰＴ等の半導体装置を水素化するために、
水素を含む絶縁膜を形成し、この絶縁膜を形成した温度
よりも高い温度で熱処理を行い、膜中に存在する水素を
半導体装置内に拡散させる。
水素を含む絶縁膜を形成し、この絶縁膜を形成した温度
よりも高い温度で熱処理を行い、膜中に存在する水素を
半導体装置内に拡散させる。
その後、耐湿性・耐摩もう性・アルカリイオンに対する
ブロッキング効果等の優れた絶縁膜を保護膜として形成
する。これらの工程を望ましくは減圧下でしかも真空を
破ることなく行う。
ブロッキング効果等の優れた絶縁膜を保護膜として形成
する。これらの工程を望ましくは減圧下でしかも真空を
破ることなく行う。
作 用
水素を含む第１の絶縁膜を熱処理することによってＴＰ
Ｔ等の半導体装置の電気特性を大幅に向上させることが
でき、しかも、第２の絶縁膜が優れた保護膜として作用
するだめ、ＴＰＴ等の半導体装置の劣下が起らず信頼性
の高い半導体装置の作製が可能である◇また、減圧下で
真空を破ることなく連続で水素を含む絶縁膜の形成、熱
処理。
Ｔ等の半導体装置の電気特性を大幅に向上させることが
でき、しかも、第２の絶縁膜が優れた保護膜として作用
するだめ、ＴＰＴ等の半導体装置の劣下が起らず信頼性
の高い半導体装置の作製が可能である◇また、減圧下で
真空を破ることなく連続で水素を含む絶縁膜の形成、熱
処理。
最終保護膜の形成を行うため、処理中に不純物等が半導
体層内に拡散せず、しかも、熱処理の前に温度を下げず
に熱処理工程に移るため、熱サイクルが少なく、熱歪の
発生が少なく高信頼性高性能なＴＰＴが作製できる。
体層内に拡散せず、しかも、熱処理の前に温度を下げず
に熱処理工程に移るため、熱サイクルが少なく、熱歪の
発生が少なく高信頼性高性能なＴＰＴが作製できる。
実施例
第１図は本発明の一実施例の方法にて形成されり多結晶
シリコノ薄膜トランジスタの断面図を示す。１は絶縁基
板であシ例えばシリコン基板上にシリコン酸化膜あるい
はシリコン窒化膜あるいはこれらの多層膜を形成したも
のや、石英あるいはアルミナセラミックあるいは無アル
カリガラス基板や、その上にシリコン酸化膜あぬいはシ
リコン窒化膜等の薄膜絶縁膜を形成したものである。絶
縁基板１上に減圧ＣＶＤ法あるいはＭＢＥ等で多結晶等
のシリコン薄膜２を形成する。その上にゲート酸化膜３
を形成し、その上にゲート電極４を形成する。ゲート電
極４をマスクとして薄膜２にセルフ７ライメントで不純
物を注入してソース・ドレインを形成する。その後層間
絶縁膜６を形成シタ後、コンタクトウィンドウを形成し
、配線６の形成を行う。その後、水素を含む絶縁膜とし
て例えば、プラズマＣＶＤ法で基板温度が２００〜３６
０℃でシリコン窒化膜７を形成する。このシリコン窒化
膜７中には数チから数十チの水素が含まれている。その
後、シリコン窒化膜を形成した温度よりも高い温度（４
ｏＯ〜６５０℃）で、１０分から２時間熱処理を行う。
シリコノ薄膜トランジスタの断面図を示す。１は絶縁基
板であシ例えばシリコン基板上にシリコン酸化膜あるい
はシリコン窒化膜あるいはこれらの多層膜を形成したも
のや、石英あるいはアルミナセラミックあるいは無アル
カリガラス基板や、その上にシリコン酸化膜あぬいはシ
リコン窒化膜等の薄膜絶縁膜を形成したものである。絶
縁基板１上に減圧ＣＶＤ法あるいはＭＢＥ等で多結晶等
のシリコン薄膜２を形成する。その上にゲート酸化膜３
を形成し、その上にゲート電極４を形成する。ゲート電
極４をマスクとして薄膜２にセルフ７ライメントで不純
物を注入してソース・ドレインを形成する。その後層間
絶縁膜６を形成シタ後、コンタクトウィンドウを形成し
、配線６の形成を行う。その後、水素を含む絶縁膜とし
て例えば、プラズマＣＶＤ法で基板温度が２００〜３６
０℃でシリコン窒化膜７を形成する。このシリコン窒化
膜７中には数チから数十チの水素が含まれている。その
後、シリコン窒化膜を形成した温度よりも高い温度（４
ｏＯ〜６５０℃）で、１０分から２時間熱処理を行う。
この熱処理中にシリコン窒化膜中に存在する水素が、シ
リコン膜２中に拡散し欠陥をうめポテンシャルバリアが
小さくなシ移動度が大きくなシ、しきい値電圧が小さく
なる。最後に最終保護膜８を形成する。
リコン膜２中に拡散し欠陥をうめポテンシャルバリアが
小さくなシ移動度が大きくなシ、しきい値電圧が小さく
なる。最後に最終保護膜８を形成する。
第１図において、熱処理は、水素の拡散が起こり始める
４００℃よりも高く、アルミニウム等の全幅配線等素子
に影響を与えず、多結晶シリコンに拡散した水素が再び
、外へ拡散しない５５０℃よりも低い温度で行う。
４００℃よりも高く、アルミニウム等の全幅配線等素子
に影響を与えず、多結晶シリコンに拡散した水素が再び
、外へ拡散しない５５０℃よりも低い温度で行う。
水素を含む第１の絶縁膜プラズマＣＶＤ法等の減圧下で
作製し、減圧下で真空を破ることなくしかも温度を下げ
ることなく、Ｎ２中あるいはＡｒ中あるいはＮ２中ある
いはこれらの混合ガス中で熱処理を行う。そして最後に
、第２の絶縁膜８を真空を破ることなく減圧下で例えば
プラズマＣＶＤ法で作製する。この第２の絶縁膜８は半
導体装置の保護膜として優れた性能をもつものである。
作製し、減圧下で真空を破ることなくしかも温度を下げ
ることなく、Ｎ２中あるいはＡｒ中あるいはＮ２中ある
いはこれらの混合ガス中で熱処理を行う。そして最後に
、第２の絶縁膜８を真空を破ることなく減圧下で例えば
プラズマＣＶＤ法で作製する。この第２の絶縁膜８は半
導体装置の保護膜として優れた性能をもつものである。
発明の効果
水素を含む第１の絶縁膜を熱処理することによって多結
晶シリコン薄膜トランジスタの特性は大幅に向上する。
晶シリコン薄膜トランジスタの特性は大幅に向上する。
そのあとで、パッシベーションにすぐれた絶縁膜を形成
するため、非常に信頼性の高い良質のＴＰＴが作製でき
る。しかも第１の絶縁膜、熱処理、第２の絶縁膜を真空
を破らずに減圧下で行うと、膜中および界面に不純物の
混入が著しく小さくなり、素子の劣下を著しくおさえる
ことができる。また、これら３つの工程は、基板温度を
室温近くまで下げずに行うことができるため、熱サイク
ルが少ないので熱歪の発生が少なく、高信頼性高品質の
ＴＰＴを作製することができる。
するため、非常に信頼性の高い良質のＴＰＴが作製でき
る。しかも第１の絶縁膜、熱処理、第２の絶縁膜を真空
を破らずに減圧下で行うと、膜中および界面に不純物の
混入が著しく小さくなり、素子の劣下を著しくおさえる
ことができる。また、これら３つの工程は、基板温度を
室温近くまで下げずに行うことができるため、熱サイク
ルが少ないので熱歪の発生が少なく、高信頼性高品質の
ＴＰＴを作製することができる。
このＴＰＴを用いて一次元イメージセンサや液晶デイス
プレーのスイッチング素子、駆動回路を作製することが
できる。
プレーのスイッチング素子、駆動回路を作製することが
できる。
第１図は本発明を用いて作製した多結晶シリコン薄膜ト
ランジスタの一実施例の断面図、第２図は従来の薄膜ト
ランジスタの断面図である。 １・・・・・・絶縁基板、２・・・・・・シリコン薄膜
、３，４・・・・・・ゲート酸化膜、５・・・・・・層
間絶縁膜、６・・・・・・金属配線、７・・・・・・水
素を含む第１の絶縁膜、８・・・・・・保護膜。
ランジスタの一実施例の断面図、第２図は従来の薄膜ト
ランジスタの断面図である。 １・・・・・・絶縁基板、２・・・・・・シリコン薄膜
、３，４・・・・・・ゲート酸化膜、５・・・・・・層
間絶縁膜、６・・・・・・金属配線、７・・・・・・水
素を含む第１の絶縁膜、８・・・・・・保護膜。
Claims (5)
- （１）絶縁基板上にシリコン薄膜トランジスタを形成後
、水素を含む第１の絶縁膜を形成し、前記水素を含む第
１の絶縁膜を形成した温度よりも高い温度で熱処理を行
い、前記第１の絶縁膜中に存在する水素をシリコン薄膜
中に拡散させて前記薄膜トランジスタを水素化した後、
前記第１の絶縁膜上に半導体装置の保護膜としての第２
の絶縁膜を形成することを特徴とする半導体装置の製造
方法。 - （２）水素を含む第１の絶縁膜として、プラズマＣＶＤ
法で、基板温度が２００〜３５０℃で形成した窒化シリ
コン膜を用いることを特徴とする特許請求の範囲第１項
記載の半導体装置の製造方法。 - （３）水素を含む第１の絶縁膜を熱処理するときの温度
が４００〜５５０℃であることを特徴とする特許請求の
範囲第１項記載の半導体装置の製造方法。 - （４）減圧下で水素を含む第１の絶縁膜を形成した後、
真空を破ることなく減圧下で、Ｎ＿２中あるいはＡｒ中
あるいはＨ＿２中あるいはこれらの混合ガス中で、水素
を含む第１の絶縁膜を形成した時の温度より高い温度で
熱処理する事を特徴とする特許請求の範囲第１項記載の
半導体装置の製造方法。 - （５）水素を含む第１の絶縁膜の形成、熱処理、第２の
絶縁膜形成を、連続でしかも、真空を破ることなく減圧
下で行うことを特徴とする特許請求の範囲第１項記載の
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61143259A JPS63165A (ja) | 1986-06-19 | 1986-06-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61143259A JPS63165A (ja) | 1986-06-19 | 1986-06-19 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63165A true JPS63165A (ja) | 1988-01-05 |
Family
ID=15334587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61143259A Pending JPS63165A (ja) | 1986-06-19 | 1986-06-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63165A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4883766A (en) * | 1987-11-14 | 1989-11-28 | Ricoh Company, Ltd. | Method of producing thin film transistor |
| US4886764A (en) * | 1988-02-11 | 1989-12-12 | Sgs-Thomson Microelectronics, Inc. | Process for making refractory metal silicide cap for protecting multi-layer polycide structure |
| JPH0395939A (ja) * | 1989-09-07 | 1991-04-22 | Canon Inc | 半導体装置の製造方法 |
| JPH05136167A (ja) * | 1991-09-20 | 1993-06-01 | Mitsubishi Electric Corp | 薄膜トランジスタおよびその製造方法 |
-
1986
- 1986-06-19 JP JP61143259A patent/JPS63165A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4883766A (en) * | 1987-11-14 | 1989-11-28 | Ricoh Company, Ltd. | Method of producing thin film transistor |
| US4886764A (en) * | 1988-02-11 | 1989-12-12 | Sgs-Thomson Microelectronics, Inc. | Process for making refractory metal silicide cap for protecting multi-layer polycide structure |
| JPH0395939A (ja) * | 1989-09-07 | 1991-04-22 | Canon Inc | 半導体装置の製造方法 |
| JPH05136167A (ja) * | 1991-09-20 | 1993-06-01 | Mitsubishi Electric Corp | 薄膜トランジスタおよびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2546696B2 (ja) | シリコン炭化層構造 | |
| JPS63304670A (ja) | 薄膜半導体装置の製造方法 | |
| JPS63165A (ja) | 半導体装置の製造方法 | |
| JPH09129889A (ja) | 半導体装置の製造方法 | |
| KR0161735B1 (ko) | 반도체 소자의 제조방법 | |
| JPH09307116A (ja) | 絶縁ゲート型電界効果半導体装置及びその製造方法 | |
| JPH03165066A (ja) | 多結晶シリコン薄膜トランジスタ及びその製造方法 | |
| JP3051807B2 (ja) | 絶縁ゲート型電界効果半導体装置及びその製造方法 | |
| JPH05235353A (ja) | アクティブマトリックス基板とその製造方法 | |
| JPH06275650A (ja) | 電界効果トランジスタの製造方法 | |
| JPS5931226B2 (ja) | 半導体装置 | |
| JPS63119268A (ja) | 半導体装置の製造方法 | |
| JP2001036078A (ja) | Ｍｏｓ型トランジスタ及びその製造方法 | |
| JPS6284562A (ja) | 半導体装置とその製造方法 | |
| JP2718757B2 (ja) | Ｍｏｓ型半導体装置及びその製造方法 | |
| JP2508601B2 (ja) | 電界効果型薄膜トランジスタ | |
| JP3167797B2 (ja) | 半導体装置の製造方法 | |
| JP2647611B2 (ja) | 半導体装置 | |
| JPS5892268A (ja) | 半導体装置の製造方法 | |
| JPS5826669B2 (ja) | ゼツエンゲ−トガタ ｆｅｔ | |
| JPH0746698B2 (ja) | 半導体装置の製造方法 | |
| JP2689865B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPS631071A (ja) | 薄膜半導体装置 | |
| JPS6248069A (ja) | 半導体装置 | |
| JP2573137B2 (ja) | 絶縁ゲート型電界効果トランジスタの製造方法 |