JPS6316948B2 - - Google Patents
Info
- Publication number
- JPS6316948B2 JPS6316948B2 JP54095646A JP9564679A JPS6316948B2 JP S6316948 B2 JPS6316948 B2 JP S6316948B2 JP 54095646 A JP54095646 A JP 54095646A JP 9564679 A JP9564679 A JP 9564679A JP S6316948 B2 JPS6316948 B2 JP S6316948B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- clamp
- emitter
- base
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/16—Circuitry for reinsertion of DC and slowly varying components of signal; Circuitry for preservation of black or white level
- H04N5/18—Circuitry for reinsertion of DC and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
- H04N5/185—Circuitry for reinsertion of DC and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit for the black level
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
Description
【発明の詳細な説明】
本発明は映像信号処理などに使用されるクラン
プ回路に関するものである。
プ回路に関するものである。
第１図は従来のクランプ回路を示す回路図であ
る。同図において、１は入力信号が入力する信号
入力端子、２は一端がこの信号入力端子１に接続
するコンデンサ、３はクランプパルスが入力する
パルス入力端子、４は一端がこのパルス入力端子
３に接続する抵抗、５はベースがこの抵抗４の他
端に接続しコレクタがコンデンサ２の他端に接続
する第１トランジスタ、６は正電極端子が第１ト
ランジスタ５のエミツタに接続し、負電極端子が
アースに接続する可変電圧源、７は第１トランジ
スタ５のコレクタに接続する出力端子である。
る。同図において、１は入力信号が入力する信号
入力端子、２は一端がこの信号入力端子１に接続
するコンデンサ、３はクランプパルスが入力する
パルス入力端子、４は一端がこのパルス入力端子
３に接続する抵抗、５はベースがこの抵抗４の他
端に接続しコレクタがコンデンサ２の他端に接続
する第１トランジスタ、６は正電極端子が第１ト
ランジスタ５のエミツタに接続し、負電極端子が
アースに接続する可変電圧源、７は第１トランジ
スタ５のコレクタに接続する出力端子である。
次に、上記構成に係るクランプ回路の動作につ
いて説明する。
いて説明する。
まず、信号入力端子１に入力する入力信号によ
つて、コンデンサ２は充電される。そして、この
コンデンサ２の端子電圧が上昇すると共にこの電
圧は第１トランジスタ５のコレクタに印加する。
一方、パルス入力端子３に入力するクランプパル
スは抵抗４を介して第１トランジスタ５のベース
に印加する。このため、第１トランジスタ５はオ
ン状態になるので、出力端子７はこの可変電圧源
６の電圧にクランプされた電圧になる。
つて、コンデンサ２は充電される。そして、この
コンデンサ２の端子電圧が上昇すると共にこの電
圧は第１トランジスタ５のコレクタに印加する。
一方、パルス入力端子３に入力するクランプパル
スは抵抗４を介して第１トランジスタ５のベース
に印加する。このため、第１トランジスタ５はオ
ン状態になるので、出力端子７はこの可変電圧源
６の電圧にクランプされた電圧になる。
しかしながら、従来のクランプ回路ではパルス
入力端子３に入力するクランプパルスは第１トラ
ンジスタ５を十分なスイツチング動作させるため
には十分なベース電流を流す必要があるため、入
力インピーダンスを高くできない。また、第１ト
ランジスタ５のベースから見た駆動インピーダン
スは少なくとも抵抗４となるため、第１トランジ
スタ５をしや断状態にするときには蓄積電荷の影
響を受けて、クランプ時間を小さくすることはで
きず、またクランプパルスの振幅の変化や可変電
圧源６の電圧変化によつて駆動電流が変動するな
どの欠点があつた。
入力端子３に入力するクランプパルスは第１トラ
ンジスタ５を十分なスイツチング動作させるため
には十分なベース電流を流す必要があるため、入
力インピーダンスを高くできない。また、第１ト
ランジスタ５のベースから見た駆動インピーダン
スは少なくとも抵抗４となるため、第１トランジ
スタ５をしや断状態にするときには蓄積電荷の影
響を受けて、クランプ時間を小さくすることはで
きず、またクランプパルスの振幅の変化や可変電
圧源６の電圧変化によつて駆動電流が変動するな
どの欠点があつた。
したがつて、本発明の第１の目的は第１トラン
ジスタをしや断状態にするときのベース駆動イン
ピーダンスを低くして、蓄積電荷の影響を受けな
いようにし、クランプ時間を小さくするクランプ
回路を提供するものである。
ジスタをしや断状態にするときのベース駆動イン
ピーダンスを低くして、蓄積電荷の影響を受けな
いようにし、クランプ時間を小さくするクランプ
回路を提供するものである。
また、本発明の第２の目的はIC回路として適
したクランプ回路を提供するものである。
したクランプ回路を提供するものである。
このような目的を達成するため、本発明はベー
スがクランプパルスの入力するパルス入力端子に
接続し、コレクタがアースに接続し、エミツタが
第１トランジスタのベースに接続する、第１トラ
ンジスタとは相補性の第２トランジスタと、第１
トランジスタのベースとアースとの間に接続した
定電流源とを備えるものであり、以下実施例を用
いて詳細に説明する。
スがクランプパルスの入力するパルス入力端子に
接続し、コレクタがアースに接続し、エミツタが
第１トランジスタのベースに接続する、第１トラ
ンジスタとは相補性の第２トランジスタと、第１
トランジスタのベースとアースとの間に接続した
定電流源とを備えるものであり、以下実施例を用
いて詳細に説明する。
第２図は本発明に係るクランプ回路の一実施例
を示す回路図である。同図において、８はベース
がパルス入力端子３に接続し、コレクタがアース
に接続し、エミツタが第１トランジスタ５のベー
スに接続する第２トランジスタ、９は第２トラン
ジスタ８のエミツタとアースとの間に接続した定
電流源である。
を示す回路図である。同図において、８はベース
がパルス入力端子３に接続し、コレクタがアース
に接続し、エミツタが第１トランジスタ５のベー
スに接続する第２トランジスタ、９は第２トラン
ジスタ８のエミツタとアースとの間に接続した定
電流源である。
次に、上記構成に係るクランプ回路の動作につ
いて説明する。まず、信号入力端子１に入力する
入力信号によつてコンデンサ２は充電される。そ
して、このコンデンサ２の端子電圧が上昇すると
共にこの電圧は第１トランジスタ５のコレクタに
印加する。一方、パルス入力端子３に入力するク
ランプパルスが第２トランジスタ８のベースに印
加するため、この第１トランジスタ５のスイツチ
ング動作はこのクランプパルスの電位により行な
われる。すなわち、第２トランジスタ８のエミツ
タ・ベース間電圧が約−0.6Vの場合には定電流
源９の電流は第２トランジスタ８に流れて、第１
トランジスタ５はしや断状態となる。また、第２
トランジスタ８のエミツタ・ベース間電圧が−
0.6Vより大きい場合にはこの第２トランジスタ
８はしや断状態となり、定電流源９の電流は第１
トランジスタ５のベースに流れて導通状態にな
る。したがつて、第１トランジスタ５のスイツチ
ング動作によつてコンデンサ２が充放電し、信号
入力端子１に入力する入力信号が可変電圧源６の
電位にクランプし、出力端子７に出力する。
いて説明する。まず、信号入力端子１に入力する
入力信号によつてコンデンサ２は充電される。そ
して、このコンデンサ２の端子電圧が上昇すると
共にこの電圧は第１トランジスタ５のコレクタに
印加する。一方、パルス入力端子３に入力するク
ランプパルスが第２トランジスタ８のベースに印
加するため、この第１トランジスタ５のスイツチ
ング動作はこのクランプパルスの電位により行な
われる。すなわち、第２トランジスタ８のエミツ
タ・ベース間電圧が約−0.6Vの場合には定電流
源９の電流は第２トランジスタ８に流れて、第１
トランジスタ５はしや断状態となる。また、第２
トランジスタ８のエミツタ・ベース間電圧が−
0.6Vより大きい場合にはこの第２トランジスタ
８はしや断状態となり、定電流源９の電流は第１
トランジスタ５のベースに流れて導通状態にな
る。したがつて、第１トランジスタ５のスイツチ
ング動作によつてコンデンサ２が充放電し、信号
入力端子１に入力する入力信号が可変電圧源６の
電位にクランプし、出力端子７に出力する。
このように、第１トランジスタ５の駆動電流は
定電流源９から供給されるため、常に一定であ
る。また、信号入力端子１の入力インピーダンス
は第２トランジスタ８がエミツタフオロワとして
動作するため高くなる。また、第１トランジスタ
５をしや断状態にする際、第２トランジスタ８が
能動状態となり、第１トランジスタ５のベース駆
動インピーダンスが低くなるので、第１トランジ
スタ５内の蓄積電荷が引抜きやすくなり、第１ト
ランジスタ５のしや断を早めるため、蓄積電荷の
影響を受けないようになる。
定電流源９から供給されるため、常に一定であ
る。また、信号入力端子１の入力インピーダンス
は第２トランジスタ８がエミツタフオロワとして
動作するため高くなる。また、第１トランジスタ
５をしや断状態にする際、第２トランジスタ８が
能動状態となり、第１トランジスタ５のベース駆
動インピーダンスが低くなるので、第１トランジ
スタ５内の蓄積電荷が引抜きやすくなり、第１ト
ランジスタ５のしや断を早めるため、蓄積電荷の
影響を受けないようになる。
なお、以上は第１トランジスタ５のエミツタを
定電流源９に接続し、コレクタをコンデンサ２の
一端に接続したが、コレクタを定電流源９に接続
し、エミツタをコンデンサ２の一端に接続しても
よいことはもちろんである。
定電流源９に接続し、コレクタをコンデンサ２の
一端に接続したが、コレクタを定電流源９に接続
し、エミツタをコンデンサ２の一端に接続しても
よいことはもちろんである。
また、以上は第１トランジスタをNPN形とし、
第２トランジスタをPNP形として説明したが、
第１トランジスタをPNP形とし、第２トランジ
スタをNPN形としてもよいことはもちろんであ
る。
第２トランジスタをPNP形として説明したが、
第１トランジスタをPNP形とし、第２トランジ
スタをNPN形としてもよいことはもちろんであ
る。
以上、詳細に説明したように、本発明に係るク
ランプ回路によれば、パルス入力端子の入力イン
ピーダンスが高くなるため、クランプパルス発生
回路の低電力化が可能になり、並列駆動に有利に
なる。しかも蓄積電荷の影響が少ないため、クラ
ンプ時間が小さくなるなどの効果がある。
ランプ回路によれば、パルス入力端子の入力イン
ピーダンスが高くなるため、クランプパルス発生
回路の低電力化が可能になり、並列駆動に有利に
なる。しかも蓄積電荷の影響が少ないため、クラ
ンプ時間が小さくなるなどの効果がある。
第１図は従来のクランプ回路を示す回路図、第
２図は本発明に係るクランプ回路の一実施例を示
す回路図である。 １……入力端子、２……コンデンサ、３……パ
ルス入力端子、４……抵抗、５……第１トランジ
スタ、６……可変電源、７……出力端子、８……
第２トランジスタ、９……定電流源。
２図は本発明に係るクランプ回路の一実施例を示
す回路図である。 １……入力端子、２……コンデンサ、３……パ
ルス入力端子、４……抵抗、５……第１トランジ
スタ、６……可変電源、７……出力端子、８……
第２トランジスタ、９……定電流源。
Claims (1)
- １ 入力信号をコンデンサに充電し、その充電電
圧を第１トランジスタに印加すると共にクランプ
パルスの入力によつて第１トランジスタが導通状
態になり、そのエミツタあるいはコレクタに接続
する電圧源の電位をこの導通状態の第１トランジ
スタを介してコンデンサの他端に印加し、出力端
子の電位を電圧源の電位にクランプするクランプ
回路において、ベースがクランプパルスの入力す
るパルス入力端子に接続し、コレクタがアースに
接続し、エミツタが第１トランジスタのベースに
接続する、第１トランジスタとは相補性の第２ト
ランジスタと、第１トランジスタのベースと第２
トランジスタのエミツタとの接続点に定電流源を
備え、第１トランジスタをしや断状態とする時、
第２トランジスタを導通させ、第１トランジスタ
内の蓄積電荷を引抜き、瞬時に第１トランジスタ
をしや断状態とする構成としたことを特徴とする
クランプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9564679A JPS5620389A (en) | 1979-07-27 | 1979-07-27 | Clamping circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9564679A JPS5620389A (en) | 1979-07-27 | 1979-07-27 | Clamping circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5620389A JPS5620389A (en) | 1981-02-25 |
| JPS6316948B2 true JPS6316948B2 (ja) | 1988-04-12 |
Family
ID=14143260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9564679A Granted JPS5620389A (en) | 1979-07-27 | 1979-07-27 | Clamping circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5620389A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53126210A (en) * | 1977-04-11 | 1978-11-04 | Hitachi Ltd | Direct current restorer |
-
1979
- 1979-07-27 JP JP9564679A patent/JPS5620389A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5620389A (en) | 1981-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4885486A (en) | Darlington amplifier with high speed turnoff | |
| US2997606A (en) | High speed switching circuit | |
| US4115707A (en) | Circuit for single-line control of GTO controlled rectifier conduction | |
| US4246501A (en) | Gated back-clamped transistor switching circuit | |
| US4002923A (en) | Touch actuated electronic switch | |
| US4347561A (en) | Alternating current to direct current power supply | |
| JPS6316948B2 (ja) | ||
| US4722006A (en) | Clamp circuit for a video signal processor | |
| US3961207A (en) | Output retaining electronic circuit | |
| US3448296A (en) | Apparatus for stretching pulses exceeding predetermined amplitude | |
| JPH0449847A (ja) | スイッチング電源回路 | |
| JPH10327021A (ja) | 増幅器用電圧供給回路 | |
| JPS5947396B2 (ja) | ホ−ルド回路 | |
| JPS5826850B2 (ja) | アステ−ブルマルチバイブレ−タ | |
| GB939599A (en) | Improvements in or relating to monostable transistorized trigger circuits | |
| JPS635296Y2 (ja) | ||
| JPH02246603A (ja) | 増幅器段の回路装置 | |
| KR920003637A (ko) | 증폭기 및 캐패시터를 포함하는 필터 회로 | |
| JPH0833419B2 (ja) | ピークホールド回路 | |
| JPH0139014Y2 (ja) | ||
| JPS62237810A (ja) | スイツチング回路 | |
| SU489205A1 (ru) | Ждущий мультивибратор | |
| SU830640A1 (ru) | Генератор напр жени треугольной формы | |
| JPH0132412Y2 (ja) | ||
| CA1130873A (en) | Pulse signal amplifier |