JPS63171034U - - Google Patents
Info
- Publication number
- JPS63171034U JPS63171034U JP6141587U JP6141587U JPS63171034U JP S63171034 U JPS63171034 U JP S63171034U JP 6141587 U JP6141587 U JP 6141587U JP 6141587 U JP6141587 U JP 6141587U JP S63171034 U JPS63171034 U JP S63171034U
- Authority
- JP
- Japan
- Prior art keywords
- block
- correction code
- error correction
- stored
- storage circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000717 retained effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 1
Landscapes
- Error Detection And Correction (AREA)
Description
図面は本考案の一実施例を示すもので、第１図
はパリテイ生成の概念を示す図、第２図はパリテ
イ生成法を説明するための図、第３図はパリテイ
生成回路の構成を示すブロツク図、第４図は第３
図におけるＰパリテイ生成部の詳細を示すブロツ
ク図、第５図は第３図におけるＱパリテイ生成部
の詳細を示す図、そして第６図は動作を説明する
ためのタイミングチヤートである。 １１……Ｐパリテイ生成部、１２……第１デー
タセレクタ、１３……第２データセレクタ、１４
……タイミング生成部、１５……Ｑパリテイ生成
部、１６……ＲＡＭ、１７……アドレスカウンタ
、２１，３１……ＥＸオア回路（イクスクルーシ
ブオア回路）、２２……ラツチ回路、２３，３２
……リセツト付ラツチ回路。
はパリテイ生成の概念を示す図、第２図はパリテ
イ生成法を説明するための図、第３図はパリテイ
生成回路の構成を示すブロツク図、第４図は第３
図におけるＰパリテイ生成部の詳細を示すブロツ
ク図、第５図は第３図におけるＱパリテイ生成部
の詳細を示す図、そして第６図は動作を説明する
ためのタイミングチヤートである。 １１……Ｐパリテイ生成部、１２……第１デー
タセレクタ、１３……第２データセレクタ、１４
……タイミング生成部、１５……Ｑパリテイ生成
部、１６……ＲＡＭ、１７……アドレスカウンタ
、２１，３１……ＥＸオア回路（イクスクルーシ
ブオア回路）、２２……ラツチ回路、２３，３２
……リセツト付ラツチ回路。
Claims (1)
- 【実用新案登録請求の範囲】 １ブロツクが複数ワード分で所定ブロツクを１
フレームとし、ブロツクごとに１ワード単位で伝
送されてくる原データに対して、各ブロツクごと
に第１の誤り訂正符号を生成すると共に、各ブロ
ツクの同位置にあるワードに対する第２の誤り訂
正符号を生成する誤り訂正符号生成装置に於いて
、 第１の記憶回路に記憶されている前回の１ワー
ド分の演算結果と今回伝送されてくる１ワードの
原データとに対して所定の演算を行なつて今回の
演算結果を上記第１の記憶回路に記憶し、１ブロ
ツク分の原データの転送が終了した時点で上記第
１の記憶回路に記憶された記憶結果を１ブロツク
に対する第１の誤り訂正符号として保持する第１
の誤り訂正演算手段と、 第２の記憶回路に記憶されている前回の１ブロ
ツク分の演算結果のうち今回伝送されてきた原デ
ータに対応するワード位置の演算結果を選択し、
この選択された演算結果と今回伝送されてきた原
データとに対して所定の演算を行なつて、その演
算結果を上記第２の記憶回路に順次記憶させ、１
フレーム分の原データの転送が終了した時点で上
記第２の記憶回路に記憶された演算結果を各ブロ
ツクの同位置にあるワードに対する第２の誤り訂
正符号として保持する第２の誤り訂正符号演算手
段と、 原データが１ブロツク分伝送された後に上記第
１の記憶回路に記憶された第１の誤り訂正符号を
選択して出力させると共に、原データが１フレー
ム分伝送された後に上記第２の記憶回路に記憶さ
れた第２の誤り訂正符号を選択して出力させる制
御手段と、 から成ることを特徴とする誤り訂正符号生成装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6141587U JPH0516740Y2 (ja) | 1987-04-24 | 1987-04-24 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6141587U JPH0516740Y2 (ja) | 1987-04-24 | 1987-04-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63171034U true JPS63171034U (ja) | 1988-11-08 |
| JPH0516740Y2 JPH0516740Y2 (ja) | 1993-05-06 |
Family
ID=30894732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6141587U Expired - Lifetime JPH0516740Y2 (ja) | 1987-04-24 | 1987-04-24 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0516740Y2 (ja) |
-
1987
- 1987-04-24 JP JP6141587U patent/JPH0516740Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0516740Y2 (ja) | 1993-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2571067B2 (ja) | バスマスタ | |
| JP2001142789A5 (ja) | ||
| JPS6036695U (ja) | 表示制御装置 | |
| JP2661419B2 (ja) | パリティ付加方式 | |
| JP3255394B2 (ja) | 通信プロトコル処理方法及び処理装置 | |
| JPS6349809B2 (ja) | ||
| JPH0634063Y2 (ja) | 抵抗溶接機の溶接制御装置 | |
| JPH0276400U (ja) | ||
| JPH02149445U (ja) | ||
| JP2550964B2 (ja) | 記憶アクセス制御方式 | |
| JPS5897651U (ja) | 演算制御装置 | |
| JPH0516740Y2 (ja) | ||
| JPH0313697U (ja) | ||
| JPH058646U (ja) | メモリ装置 | |
| JPS61141021A (ja) | マシンサイクル情報設定方式 | |
| JPS6448977U (ja) | ||
| JPS63128389A (ja) | 訓練用シミュレータの時定数処理方法 | |
| JPS63155190U (ja) | ||
| JPS6361046U (ja) | ||
| JPH01126761U (ja) | ||
| JPH0466645U (ja) | ||
| JPH0587653U (ja) | アドレス発生装置 | |
| JPS62145330A (ja) | 命令処理方式 | |
| JPH0536942U (ja) | 誤り検出訂正符号生成回路 | |
| JPS62147039U (ja) |