JPH058646U - メモリ装置 - Google Patents

Abstract

(57)【要約】 【目的】ＣＰＵのソフトウェアによって行われていた前
回値の退避動作を、シーケンサが代わって行うもので、
ＣＰＵのパフォーマンスを向上させる。 【構成】ＣＰＵからのアドレス信号を保持する保持手段
と、アドレス信号を発生するアドレスカウンタと、ＣＰ
Ｕアドレス信号とアドレスカウンタからのアドレスのい
ずれかを選択する第１のマルチプレクサと、ＣＰＵから
の書込みデータを保持する保持手段と、メモリ部から読
出されたデータを保持する読出しデータ保持手段と、Ｃ
ＰＵアドレス、書込みデータ、読出しデータのいずれか
を選択する第２のマルチプレクサと、ＣＰＵからの退避
動作指令を受けると共に、ＣＰＵからのアクセス信号を
受け、所定のシーケンスで第１，第２のマルチプレクサ
への選択信号、前記メモリコントローラへのアクセス信
号を出力するシーケンサとで構成される。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、マイクロプロセッサ（ＣＰＵ）によってアクセスされるメモリ装置 に関し、さらに詳しくは、ＣＰＵのエラー再試行を容易にするために、メモリの 内容の前回値を効率よく保存できるようにしたメモリ装置に関する。

【０００２】

【従来の技術】

図５は、ＣＰＵがメモリをアクセスする場合の従来装置の動作概念図である。 ＣＰＵは、いま、斜線で示す領域１１に格納されているデータを用いて仕事をし ようとする場合、、はじめにメモリの内容の区切りのよい単位（再試行ができ るような単位）で、その内容（前回値データ）を、前回値を保存するために設け られたバッファ領域１２に退避・保存させる。次に、、ＣＰＵは、斜線領域１ １に今回のデータを書込んだり、読み出したりしながら作業を行う。以後、と とのステップを繰返す。 この様な作業の中で、エラーが発生した場合は、、バッファ領域１２に退避 している内容を復元して再試行を行うこととなる。

【０００３】

【考案が解決しようとする課題】

しかしながら、この様な従来装置においては、ＣＰＵはソフトウェアによって 区切りのよい単位で、バッファ領域に前回値を退避した後今回値を書込む動作を 行う必要があり、この様なデータの退避動作に時間がかかり、ＣＰＵのパフォー マンスが低下するという不具合があった。 本考案は、この様な点に鑑みてなされたもので、ＣＰＵのエラー発生時の再試 行動作を容易にでき、ＣＰＵのパフォーマンスの向上ができるメモリ装置を提供 することを目的とする。

【０００４】

【課題を解決するための手段】

この様な目的を達成する本考案は、 ＣＰＵからアクセスされるメモリ部と、このメモリ部へのデータの書込み読出 しを制御するメモリコントローラとを備えたメモリ装置において、 ＣＰＵからのアドレス信号を保持するＣＰＵアドレス保持手段と、 アドレス信号を発生するアドレスカウンタと、 ＣＰＵアドレス保持手段からのアドレス信号とアドレスカウンタからのアドレ スのいずれかを選択する第１のマルチプレクサと、 ＣＰＵからの書込みデータを保持する書込みデータ保持手段と、 メモリ部から読出されたデータを保持する読出しデータ保持手段と、 ＣＰＵアドレス保持手段が保持しているアドレス信号、書込みデータ保持手段 が保持している書込みデータ、読出しデータ保持手段が保持している読出しデー タのいずれかを選択する第２のマルチプレクサと、 ＣＰＵからの退避動作指令を受けると共に、ＣＰＵからのアクセス信号を受け 、所定のシーケンスで前記第１，第２のマルチプレクサへの選択信号、前記メモ リコントローラへのアクセス信号を出力するシーケンサとを設けたことを特徴と するメモリ装置である。

【０００５】

【作用】

シーケンサは、ＣＰＵからの退避動作指令を受けると、メモリ部から前回値を 読出し、退避するメモリ部のアドレスと共にその前回値をバッファ領域に書込む 動作を行う。また、アドレスカウンタ（バッファアドレス）のインクリメント、 今回値の書込み等の動作を順次行わせるためのタイミング信号を出力する。 これにより、メモリの前回値の退避動作がＣＰＵのソフトウェアによらず実行 される。

【０００６】

【実施例】

以下図面を用いて、本考案の実施例を詳細に説明する。 図１は、本考案の一実施例を示す構成ブロック図である。図において、１はＣ ＰＵ（図示せず）からアクセスされるメモリ部、２はメモリ部１へのデータの書 込み、読出しを制御するメモリコントローラで、アドレス信号やデータ、チップ セレクト信号Ｃ／Ｓ、リード／ライトコマンド等が印加される。３はＣＰＵから のアドレス信号を保持するＣＰＵアドレス保持手段、４はバッファ領域へのメモ リアドレスを指定する信号を発生するアドレスカウンタ（バッファアドレス）、 ５はＣＰＵアドレス保持手段３からのアドレス信号と、アドレスカウンタ４から のバッファアドレスのいずれかを選択する第１のマルチプレクサで、ここで選択 されたアドレス信号がメモリコントローラ２を経て、メモリ部１のアドレスを指 定する。 ６はＣＰＵからの書込みデータを保持する書込みデータ保持手段、７はメモリ 部１から読出されたデータを保持する読出しデータ保持手段で、ここで保持され ている読出しデータは、ＣＰＵ側にも出力される。８はＣＰＵアドレス保持手段 ３が保持しているアドレス信号、書込みデータ保持手段６が保持している書込み データ、読出しデータ保持手段７が保持している読出しデータのいずれかを選択 する第２のマルチプレクサで、ここで選択された信号がメモリコントローラ２に 与えられている。９はＣＰＵからの指令に基づいて設定される退避動作指示用の 制御レジスタ、１０は制御レジスタ９からのイネーブル信号を受けると共に、Ｃ ＰＵからのアクセス信号を受け、所定のシーケンスで第１，第２のマルチプレク サ５，８への選択信号、メモリコントローラ２へのアクセス信号などを出力する シーケンサである。

【０００７】 制御レジスタ９は、ＣＰＵからの退避動作指令を受けてセットされ、シーケン サ１０にイネーブル信号を出力する。シーケンサ１０は、制御レジスタ９からイ ネーブル信号が印加され、また、ＣＰＵからのアドレスストローブ信号ＡＳ、リ ード／ライトコマンドＲ／Ｗなどを受け、メモリ部１から前回値を読出し、退避 させる動作、メモリ部１のアドレスと共にその前回値をバッファ領域に書込む動 作、アドレスカウンタ（バッファアドレス）４のインクリメント動作、今回値の 書込み等の動作を順次行わせるための各種のタイミング信号をそれぞれの部分に 出力する様に構成してある。

【０００８】 このように構成した装置の動作を、次に説明する。 （通常のリード／ライト動作） 通常のリード／ライト動作時は、ＣＰＵは制御レジスタ９をディスエーブルに 設定しておく。この状態では、シーケンサ１０は、メモリコントローラ２にアド レス・ストローブＡＳや、例えばライトアクセスであれば、ライトコマンドなど を出力する。また、第１，第２の各マルチプレクサ３，８に対しては、それぞれ ＣＰＵアドレス保持手段３からのアドレスと、ＣＰＵからの書込みデータを選択 し、それらをメモリコントローラ２に出力するように指示している。これにより 、メモリコントローラ２は、メモリ部１の指定アドレスにそのデータを書き込む 動作を行う。 リードアクセスであれば、メモリ部１から読出したデータを保持手段７に保持 させると共に、ＣＰＵ側に転送する。この様な通常のリード／ライト動作の中で 、何等かのエラーが発生すると、ＣＰＵは、メモリ部１から前回値をバッファ領 域に退避させる退避動作を行うように、制御レジスタ９の内容をイネーブルにセ ットする。

【０００９】 （退避動作） 図２は、メモリ部１から前回値を退避させる退避動作を示すフローチャートで ある。ここでは、ＣＰＵからのライトアクセスの場合にシーケンサ１０が指示す る動作を例にとって示してある。制御レジスタ９の内容がイネーブルにセットさ れると、保持手段３にＣＰＵアドレスを保持させると共に、保持手段６に書込み データを保持させる（ステップ１）。次に第１のマルチプレクサ５に対して、Ｃ ＰＵアドレスを選択させ、また、リードコマンドを出力して、これらをメモリコ ントローラ２を経てメモリ部１に与え、前回値を読み出す（ステップ２）。そし て、読出した前回値を保持手段７に保持させる（ステップ３）。 続いて、第１のマルチプレクサ３は、アドレスカウンタ（バッファアドレス） ４のアドレスを選択し、第２のマルチプレクサはＣＰＵアドレスを選択し、ライ トコマンドを出力してメモリ部１に退避するメモリのアドレスを書込む（ステッ プ４）。続いて、アドレスカウンタ（バッファアドレス）４のアドレスを、イン クリメントすると共に（ステップ５）、第１のマルチプレクサ５はこのバッファ アドレスを選択する。また、第２のマルチプレクサ８は保持手段７に保持されて いる前回値を選択し、ライトコマンドを出力して、この前回値をメモリ部１に書 込む（ステップ６）。これにより、前回値及びそのアドレスがバッファ領域に書 込まれ、退避動作が完了する。 次に、アドレスカウンタ（バッファアドレス）４のアドレスを、インクリメン トしておき（ステップ７）、第１のマルチプレクサ５は、今度は保持手段３に保 持されているＣＰＵアドレスを選択し、第２のマルチプレクサ８は保持手段６に 保持されているＣＰＵからの書込みデータを選択する。そして、ライトコマンド を出力して、今回値をメモリ部１に書込む（ステップ８）。

【００１０】 図３は、以上の退避動作でメモリ部１のバッファ領域に書込まれたデータの様 子を示す概念図である。退避する前にそのデータ（前回値）が格納されていたア ドレスと、前回値とがペアになって順次書込まれている。 図４は、メモリ部１から前回値を退避させる退避動作時のタイムチャートであ る。（ａ）〜（ｄ）は、ＣＰＵから出力される各信号の波形図であり、（ｅ）〜 （ｈ）は、メモリコントローラ２に与えられる各信号の波形図である。このタイ ムチャートに示されるように、シーケンサ１０は、ＣＰＵのライトあるいはリー ドアクセスサイクル内において、前回値の読出し、ＣＰＵアドレス及び前回値の バッファ領域への書込みを行い、その後、ＣＰＵ指定のアドレスに今回値の書込 み動作を行わせる。この様な一連の退避動作は、各構成素子がシーケンサ１０か らのタイミング信号を受けて行うもので、この間ＣＰＵは、他の仕事に専念する ことが可能となる。

【００１１】

【考案の効果】

以上詳細に説明したように、本考案によれば、これまでＣＰＵのソフトウェア によって行われていた前回値の退避動作を、シーケンサが代わって行うもので、 ＣＰＵのパフォーマンスを向上させることができる。

【００１２】

【図面の簡単な説明】

【図１】本考案の一実施例を示す構成ブロック図であ
る。

【図２】前回値退避動作を示すフローチャートである。

【図３】バッファ領域に書込まれたデータの様子を示す
概念図である。

【図４】メモリ部から前回値を退避させる退避動作時の
タイムチャートである。

【図５】ＣＰＵがメモリをアクセスする場合の従来装置
の動作概念図である。

【符号の説明】

１ メモリ部 ２ メモリコントローラ ３ ＣＰＵアドレス保持手段 ４ アドレスカウンタ（バッファアドレス） ５ 第１のマルチプレクサ ６ 書込みデータ保持手段 ７ 読出しデータ保持手段 ８ 第２のマルチプレクサ ９ 制御レジスタ １０ シーケンサ

Claims (1)

1. 【実用新案登録請求の範囲】 【請求項１】ＣＰＵからアクセスされるメモリ部と、こ
   のメモリ部へのデータの書込み読出しを制御するメモリ
   コントローラとを備えたメモリ装置において、 ＣＰＵからのアドレス信号を保持するＣＰＵアドレス保
   持手段と、 アドレス信号を発生するアドレスカウンタと、 ＣＰＵアドレス保持手段からのアドレス信号とアドレス
   カウンタからのアドレスのいずれかを選択する第１のマ
   ルチプレクサと、 ＣＰＵからの書込みデータを保持する書込みデータ保持
   手段と、 メモリ部から読出されたデータを保持する読出しデータ
   保持手段と、 ＣＰＵアドレス保持手段が保持しているアドレス信号、
   書込みデータ保持手段が保持している書込みデータ、読
   出しデータ保持手段が保持している読出しデータのいず
   れかを選択する第２のマルチプレクサと、 ＣＰＵからの退避動作指令を受けると共に、ＣＰＵから
   のアクセス信号を受け、所定のシーケンスで前記第１，
   第２のマルチプレクサへの選択信号、前記メモリコント
   ローラへのアクセス信号を出力するシーケンサとを設け
   たことを特徴とするメモリ装置。