JPS6317338B2 - - Google Patents
Info
- Publication number
- JPS6317338B2 JPS6317338B2 JP57084673A JP8467382A JPS6317338B2 JP S6317338 B2 JPS6317338 B2 JP S6317338B2 JP 57084673 A JP57084673 A JP 57084673A JP 8467382 A JP8467382 A JP 8467382A JP S6317338 B2 JPS6317338 B2 JP S6317338B2
- Authority
- JP
- Japan
- Prior art keywords
- adhesive
- integrated circuit
- membrane
- width
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
- B32B37/12—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by using adhesives
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
- C09J5/00—Adhesive processes in general; Adhesive processes not provided for elsewhere, e.g. relating to primers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W42/00—Arrangements for protection of devices
- H10W42/20—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons
- H10W42/25—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons against alpha rays, e.g. for outer space applications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
- H10W74/144—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations comprising foils
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2379/00—Other polymers having nitrogen, with or without oxygen or carbon only, in the main chain
- B32B2379/08—Polyimides
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2457/00—Electrical equipment
- B32B2457/08—PCBs, i.e. printed circuit boards
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24777—Edge feature
Landscapes
- Chemical & Material Sciences (AREA)
- Organic Chemistry (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Laminated Bodies (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
この発明は保護膜を集積回路に付着させる方法
に関するものであり、特に、アルフア粒子の放射
に対してメモリを保護する目的のために、ダイナ
ミツクメモリ集積回路に保護膜を付着する方法に
関するものである。
に関するものであり、特に、アルフア粒子の放射
に対してメモリを保護する目的のために、ダイナ
ミツクメモリ集積回路に保護膜を付着する方法に
関するものである。
ダイナミツクメモリ集積回路において、各メモ
リセルはセル中の情報を表わす電荷を蓄えるため
のキヤパシタからなつている。代表的には、この
キヤパシタは半導体サブストレートの選ばれた表
面領域と、その領域上に存する絶縁層と、絶縁層
上に存する導電層との結合によつて形成される。
この構造において、半導体サブストレートの選ば
れた表面の領域とその上の導電層とはキヤパシタ
の２個の平行なプレートを形成する。
リセルはセル中の情報を表わす電荷を蓄えるため
のキヤパシタからなつている。代表的には、この
キヤパシタは半導体サブストレートの選ばれた表
面領域と、その領域上に存する絶縁層と、絶縁層
上に存する導電層との結合によつて形成される。
この構造において、半導体サブストレートの選ば
れた表面の領域とその上の導電層とはキヤパシタ
の２個の平行なプレートを形成する。
代表的には、そのような数千のキヤパシタは、
全面積が１インチ四方の10分の１より小さい単一
のサブストレート内に形成される。そしてそれら
は導電線とトランジスタによつてアレイ内に連結
される。これらの線とトランジスタは一般的に
は、わずか１から５ミクロンの幅である。そし
て、動作中においては、情報を表わす電荷は選択
的に種々のキヤパシタから読取られ、そして種々
のキヤパシタに書込まれる。
全面積が１インチ四方の10分の１より小さい単一
のサブストレート内に形成される。そしてそれら
は導電線とトランジスタによつてアレイ内に連結
される。これらの線とトランジスタは一般的に
は、わずか１から５ミクロンの幅である。そし
て、動作中においては、情報を表わす電荷は選択
的に種々のキヤパシタから読取られ、そして種々
のキヤパシタに書込まれる。
過去数年以上、ダイナミツクメモリ技術におい
ては、単一の半導体サブストレート内で組立てら
れるメモリセルの数を連続して増加させるという
傾向にある。これは各個別のキヤパシタの大きさ
を連続的に減ずることによつて充分に達成され
た。しかし、各キヤパシタの大きさが減少するの
で、それが保有できる電荷の量もまた減少する。
したがつて、たとえばアルフア粒子放射によつて
半導体サブストレート内にランダムに発生する少
量の電荷は、キヤパシタ内に普通に存する情報を
表わす電荷と結合して相殺することができる。そ
してこれによつて生じる結果が「ソフトエラー」
として知られている。
ては、単一の半導体サブストレート内で組立てら
れるメモリセルの数を連続して増加させるという
傾向にある。これは各個別のキヤパシタの大きさ
を連続的に減ずることによつて充分に達成され
た。しかし、各キヤパシタの大きさが減少するの
で、それが保有できる電荷の量もまた減少する。
したがつて、たとえばアルフア粒子放射によつて
半導体サブストレート内にランダムに発生する少
量の電荷は、キヤパシタ内に普通に存する情報を
表わす電荷と結合して相殺することができる。そ
してこれによつて生じる結果が「ソフトエラー」
として知られている。
この問題を克服するために、保護膜がダイナミ
ツクメモリの表面に付着された。これらの保護膜
はアルフア粒子に対する障壁として作用する。そ
して、こうして、それらは半導体サブストレート
内に望ましくない電荷の発生を防ぐ。
ツクメモリの表面に付着された。これらの保護膜
はアルフア粒子に対する障壁として作用する。そ
して、こうして、それらは半導体サブストレート
内に望ましくない電荷の発生を防ぐ。
先行技術において、膜は、メモリの表面に接着
剤を塗ることによつて、メモリに付着された。そ
してその後、膜は、固着し接合するために、手に
よつてあるいは機械によつて接着剤に押圧され
る。しかしこの押圧ステツプは非常にむずかしい
操作である。なぜならば、もし過大な力が用いら
れるならば、メモリ内での薄い相互接続のうちの
いずれかは破砕される。そしてそれは全体のメモ
リを役に立たなくさせてしまう。
剤を塗ることによつて、メモリに付着された。そ
してその後、膜は、固着し接合するために、手に
よつてあるいは機械によつて接着剤に押圧され
る。しかしこの押圧ステツプは非常にむずかしい
操作である。なぜならば、もし過大な力が用いら
れるならば、メモリ内での薄い相互接続のうちの
いずれかは破砕される。そしてそれは全体のメモ
リを役に立たなくさせてしまう。
また、膜は、それがすべてのメモリセルを確実
に覆うように、非常に正確にメモリの表面と整列
しなければならない。そうではなく、もしいくつ
かのメモリセルが露出するというように膜が不整
列であるならば、これらのセルはアルフア粒子の
放射に影響を受けるであろう。しかしこの整列の
ステツプを正確に実行することは、メモリが非常
に小さいので、困難である。
に覆うように、非常に正確にメモリの表面と整列
しなければならない。そうではなく、もしいくつ
かのメモリセルが露出するというように膜が不整
列であるならば、これらのセルはアルフア粒子の
放射に影響を受けるであろう。しかしこの整列の
ステツプを正確に実行することは、メモリが非常
に小さいので、困難である。
先行技術において、上記の付着と整列のステツ
プとが高い精度を有する機械によつて、あるいは
高度に熟練した技能者によつて実行された。しか
しこの問題の解決法は高価で望ましくない。
プとが高い精度を有する機械によつて、あるいは
高度に熟練した技能者によつて実行された。しか
しこの問題の解決法は高価で望ましくない。
したがつて、この発明の主たる目的は、集積回
路へ保護膜を付着するための改良された方法を提
供することである。
路へ保護膜を付着するための改良された方法を提
供することである。
この発明に従つた第１の方法は、長さと幅を持
つ集積回路チツプの平らな表面上に、集積回路チ
ツプの幅とほぼ同じ寸法の幅をもつ保護膜を付着
する方法である。この方法は、集積回路チツプの
幅を規定するエツジと保護膜の幅を規定するエツ
ジとが互いにずれた位置関係となつている状態
で、集積回路チツプの表面と保護膜の表面との間
に液体の接着剤を配置するステツプと、手動的ま
たは機械的に押すことなく、集積回路チツプ表面
と保護膜表面との間の液体接着剤の表面張力によ
つて、集積回路チツプの幅を規定するエツジおよ
び保護膜の幅を規定するエツジをずれた位置から
互いに整列した位置となるまで保護膜を移動させ
るステツプと、上記移動させるステツプに続い
て、接着剤を硬化させるステツプと、を含む。
つ集積回路チツプの平らな表面上に、集積回路チ
ツプの幅とほぼ同じ寸法の幅をもつ保護膜を付着
する方法である。この方法は、集積回路チツプの
幅を規定するエツジと保護膜の幅を規定するエツ
ジとが互いにずれた位置関係となつている状態
で、集積回路チツプの表面と保護膜の表面との間
に液体の接着剤を配置するステツプと、手動的ま
たは機械的に押すことなく、集積回路チツプ表面
と保護膜表面との間の液体接着剤の表面張力によ
つて、集積回路チツプの幅を規定するエツジおよ
び保護膜の幅を規定するエツジをずれた位置から
互いに整列した位置となるまで保護膜を移動させ
るステツプと、上記移動させるステツプに続い
て、接着剤を硬化させるステツプと、を含む。
また、この発明に従つた第２の方法は、平らな
第１部材の平らな表面上に、平らな第２部材を付
着する方法である。第１部材および第２部材は、
それらが互いに整列した位置関係となるとき互い
に重なり合う周辺エツジを有している。
第１部材の平らな表面上に、平らな第２部材を付
着する方法である。第１部材および第２部材は、
それらが互いに整列した位置関係となるとき互い
に重なり合う周辺エツジを有している。
上記第２の方法は、第１部材および第２部材の
対応した周辺エツジが互いにずれた位置関係とな
つている状態で、第１部材の表面と第２部材の表
面との間に液体の接着剤を配置するステツプを含
む。接着剤の側壁部は、互いにずれた位置関係と
なつている対応した周辺エツジの間を延びてい
る。
対応した周辺エツジが互いにずれた位置関係とな
つている状態で、第１部材の表面と第２部材の表
面との間に液体の接着剤を配置するステツプを含
む。接着剤の側壁部は、互いにずれた位置関係と
なつている対応した周辺エツジの間を延びてい
る。
上記第２の方法は、さらに、手動的または機械
的に押すことなく、液体の接着剤の表面張力によ
つて、対応する周辺エツジ間にある接着剤の側壁
部を収縮させ、それによつて対応した周辺エツジ
を整列させるステツプと、上記整列させるステツ
プに続いて、接着剤を硬化させるステツプと、を
含む。
的に押すことなく、液体の接着剤の表面張力によ
つて、対応する周辺エツジ間にある接着剤の側壁
部を収縮させ、それによつて対応した周辺エツジ
を整列させるステツプと、上記整列させるステツ
プに続いて、接着剤を硬化させるステツプと、を
含む。
この発明の種々の特徴と利点は添付の図面と関
連して以下の詳細な説明において論議される。
連して以下の詳細な説明において論議される。
図面を参照して、集積回路の表面に保護膜を付
着する好ましい方法が詳細に記述される。まず、
第１図を参照して、保護膜が付着されるべきダイ
ナミツクメモリ集積回路のチツプ１０の平面図が
図示されている。チツプ１０において、メモリセ
ルは領域１１を占める。そして感度の増幅および
解読のような他の支持回路は領域１２を占める。
入力／出力パツド（Ｉ／Ｏパツド）１３はメモリ
チツプへ電気信号を送り、かつメモリチツプから
電気信号を受取るための手段を提供する。
着する好ましい方法が詳細に記述される。まず、
第１図を参照して、保護膜が付着されるべきダイ
ナミツクメモリ集積回路のチツプ１０の平面図が
図示されている。チツプ１０において、メモリセ
ルは領域１１を占める。そして感度の増幅および
解読のような他の支持回路は領域１２を占める。
入力／出力パツド（Ｉ／Ｏパツド）１３はメモリ
チツプへ電気信号を送り、かつメモリチツプから
電気信号を受取るための手段を提供する。
チツプ１０は、第１図において左右方向に延び
る長さと、第１図において上下方向に延びる幅と
を持つ適当な大きさとされるが、その大きさは、
それが含むメモリセルの数によつて色々と選ばれ
る。１つの例として、チツプ１０が65000のメモ
リセルを含むとする。そのチツプは300ミル×150
ミルであり、およそ20ミルの厚さとなる。パツド
１３は、およそ５ミル×５ミルとなる。そしてパ
ツド１３とメモリセル１１との間の距離は、およ
そ40ミルとなる。（ここで使われるミルは1000分
の１インチを意味する。） 今、この発明に従つて、保護膜２０はメモリセ
ルが占める領域１１上でチツプ１０に付着され
る。この保護膜２０は、第２図において、チツプ
１０への付着に先立ち、断面図で図示される。膜
２０はアルフア粒子の放射に対する障壁を提供す
る材料から構成される。そして１つの好ましい実
施例において、膜２０はパイロメリトイミド
（Pyromellitimide）タイプの材料のようなポリ
イミドから構成される。
る長さと、第１図において上下方向に延びる幅と
を持つ適当な大きさとされるが、その大きさは、
それが含むメモリセルの数によつて色々と選ばれ
る。１つの例として、チツプ１０が65000のメモ
リセルを含むとする。そのチツプは300ミル×150
ミルであり、およそ20ミルの厚さとなる。パツド
１３は、およそ５ミル×５ミルとなる。そしてパ
ツド１３とメモリセル１１との間の距離は、およ
そ40ミルとなる。（ここで使われるミルは1000分
の１インチを意味する。） 今、この発明に従つて、保護膜２０はメモリセ
ルが占める領域１１上でチツプ１０に付着され
る。この保護膜２０は、第２図において、チツプ
１０への付着に先立ち、断面図で図示される。膜
２０はアルフア粒子の放射に対する障壁を提供す
る材料から構成される。そして１つの好ましい実
施例において、膜２０はパイロメリトイミド
（Pyromellitimide）タイプの材料のようなポリ
イミドから構成される。
膜２０の長さは、領域１１の長さよりも長く、
かつチツプ１０よりも短い長さのうちでどの長さ
であつてもよい。好ましくは、膜２０の長さは、
その両端２０ＡがＩ／Ｏパツド１３と領域１１の
端との間の中間に位置するようになるのがよい。
これは、膜２０が第２図で示される位置からわず
かに長さ方向にずれても、なおメモリセルを覆う
ことになる。
かつチツプ１０よりも短い長さのうちでどの長さ
であつてもよい。好ましくは、膜２０の長さは、
その両端２０ＡがＩ／Ｏパツド１３と領域１１の
端との間の中間に位置するようになるのがよい。
これは、膜２０が第２図で示される位置からわず
かに長さ方向にずれても、なおメモリセルを覆う
ことになる。
比較すると、膜２０の幅はチツプ１０の幅と等
しくなるのが望ましい。そしてメモリセル１１
は、ほとんどチツプ１０の全体の幅を占めるの
で、本質的にはチツプの幅に関して膜２０の不整
列は何ら認められなくなる。そうでなければ、領
域１１内のいくつかのメモリセルは覆われなくな
り、そしてアルフア粒子の放射に対して露出する
ことになる。
しくなるのが望ましい。そしてメモリセル１１
は、ほとんどチツプ１０の全体の幅を占めるの
で、本質的にはチツプの幅に関して膜２０の不整
列は何ら認められなくなる。そうでなければ、領
域１１内のいくつかのメモリセルは覆われなくな
り、そしてアルフア粒子の放射に対して露出する
ことになる。
今、第１図の線−に沿つて見た断面図に対
応する第３Ａ図から第３Ｃ図までを参照する。そ
こでは、この発明の方法の重要なステツプが図示
されている。これらの図で注意しなければならな
いことは、ステツプは、チツプ１０が集積回路パ
ツケージ３０に付着された後に、実行されている
ということである。この付着はＩ／Ｏパツド１３
からパツケージ上の対応するパツドまでのリード
３１のボンデイングを含む。しかしながら、変形
例として、第３Ａ図から第３Ｃ図までのステツプ
が実行された後に、チツプ１０がパツケージ３０
に付着され得るということを理解しなければなら
ない。
応する第３Ａ図から第３Ｃ図までを参照する。そ
こでは、この発明の方法の重要なステツプが図示
されている。これらの図で注意しなければならな
いことは、ステツプは、チツプ１０が集積回路パ
ツケージ３０に付着された後に、実行されている
ということである。この付着はＩ／Ｏパツド１３
からパツケージ上の対応するパツドまでのリード
３１のボンデイングを含む。しかしながら、変形
例として、第３Ａ図から第３Ｃ図までのステツプ
が実行された後に、チツプ１０がパツケージ３０
に付着され得るということを理解しなければなら
ない。
今第３Ａ図を考える。そこに図示されるよう
に、接着剤４０の小滴が領域１１上に置かれてい
る。材料４０は液相を有するいかなる接着剤であ
つてもよい。その液相は溶剤で接着剤を溶かすこ
とによつて、あるいは混合することによつて得ら
れる。その前者の一例はジアミノフエニリンダン
（diaminophenylindane）に基づく熱プラスチツ
ク材料である。そして後者の一例はチバガイギー
（Ciba Geigy）による接着剤XU−218である。接
着剤XU−218に対しては、たとえばメチレン塩
化物（methylene chloride）あるいはテトラハ
イドロフラン（tetrahydrofuran）のように多く
の適する溶剤がある。
に、接着剤４０の小滴が領域１１上に置かれてい
る。材料４０は液相を有するいかなる接着剤であ
つてもよい。その液相は溶剤で接着剤を溶かすこ
とによつて、あるいは混合することによつて得ら
れる。その前者の一例はジアミノフエニリンダン
（diaminophenylindane）に基づく熱プラスチツ
ク材料である。そして後者の一例はチバガイギー
（Ciba Geigy）による接着剤XU−218である。接
着剤XU−218に対しては、たとえばメチレン塩
化物（methylene chloride）あるいはテトラハ
イドロフラン（tetrahydrofuran）のように多く
の適する溶剤がある。
第３Ａ図で示すように接着剤４０はその液相で
配置された後に、保護膜２０がその上に位置す
る。この位置決めは手であるいは機械によつて自
動的になされる。好ましくは、膜２０と接着剤４
０との間の距離は４分の１インチより小さい。
配置された後に、保護膜２０がその上に位置す
る。この位置決めは手であるいは機械によつて自
動的になされる。好ましくは、膜２０と接着剤４
０との間の距離は４分の１インチより小さい。
この位置決めステツプにおいて注意すべきこと
は、膜２０の幅を規定するエツジ２０Ｂおよび２
０Ｃは集積回路チツプ１０の幅を規定するエツジ
１０Ｂおよび１０Ｃと完全に整列する必要はない
ということである。たとえば、これらのエツジは
１〜20ミル横方向にずれ得る。あるいはこれらは
１〜10゜回転してずれ得る。これはこの段階での
そのような不整列は後に続く工程のステツプで修
正されるからである。
は、膜２０の幅を規定するエツジ２０Ｂおよび２
０Ｃは集積回路チツプ１０の幅を規定するエツジ
１０Ｂおよび１０Ｃと完全に整列する必要はない
ということである。たとえば、これらのエツジは
１〜20ミル横方向にずれ得る。あるいはこれらは
１〜10゜回転してずれ得る。これはこの段階での
そのような不整列は後に続く工程のステツプで修
正されるからである。
膜２０は、上述のように位置決めされた後に、
第３Ｂ図で示すように接着剤４０上に降ろされ
る。それから、その膜の重量によつて接着剤４０
は均等な厚さの層に押しつぶされる。その層は集
積回路チツプに面する膜の全表面を覆う。これが
生じるためには、膜の重量と接着剤の粘度とが適
正に調和していることが重要である。特有の例と
して、150ミルの幅と260ミルの長さとを有する厚
さ0.005インチのポリイミド膜はおよそ4.5ミリグ
ラムの重量となる。そしてこれが、上記の目的の
ためには、約200センチポイズ（centipoise）の
粘度を有するサイクロヘキサノン
（cyclohexanone）溶液の接着剤と調和する。
第３Ｂ図で示すように接着剤４０上に降ろされ
る。それから、その膜の重量によつて接着剤４０
は均等な厚さの層に押しつぶされる。その層は集
積回路チツプに面する膜の全表面を覆う。これが
生じるためには、膜の重量と接着剤の粘度とが適
正に調和していることが重要である。特有の例と
して、150ミルの幅と260ミルの長さとを有する厚
さ0.005インチのポリイミド膜はおよそ4.5ミリグ
ラムの重量となる。そしてこれが、上記の目的の
ためには、約200センチポイズ（centipoise）の
粘度を有するサイクロヘキサノン
（cyclohexanone）溶液の接着剤と調和する。
膜２０が流動性の接着剤４０を押しつぶすの
で、側壁４１は不整列の対応するエツジ１０Ｂと
２０Ｂ、および１０Ｃと２０Ｃとの間に形成され
る。これは第３Ｂ図で示される。しかしながら、
流体４０中の表面張力はこれらの側壁４１の面積
を減じさせるように働く。そして、この表面面積
は対応するエツジ１０Ｂと２０Ｂおよび１０Ｃと
２０Ｃとが互いに整列したとき最小となる。
で、側壁４１は不整列の対応するエツジ１０Ｂと
２０Ｂ、および１０Ｃと２０Ｃとの間に形成され
る。これは第３Ｂ図で示される。しかしながら、
流体４０中の表面張力はこれらの側壁４１の面積
を減じさせるように働く。そして、この表面面積
は対応するエツジ１０Ｂと２０Ｂおよび１０Ｃと
２０Ｃとが互いに整列したとき最小となる。
こうして流動性接着剤４０内で生じる表面張力
に応じて、膜２０は第３Ｂ図の不整列な位置から
第３Ｃ図の整列した位置へ移動する。この移動は
非常に早く生じ、そして数分の１秒間で完成す
る。また、膜２０の第３Ｃ図の位置は、そこから
のいかなる乱れも表面張力によつて抑制されるの
で、非常に安定している。
に応じて、膜２０は第３Ｂ図の不整列な位置から
第３Ｃ図の整列した位置へ移動する。この移動は
非常に早く生じ、そして数分の１秒間で完成す
る。また、膜２０の第３Ｃ図の位置は、そこから
のいかなる乱れも表面張力によつて抑制されるの
で、非常に安定している。
膜２０が第３Ｃ図の整列した位置に達した後、
流動性接着剤は固化する。熱プラスチツクの接着
剤の場合には、この固化は接着剤を室温まで冷却
することによつて達成される。そして、溶剤を用
いて混合することによつてその流動状態を得る接
着剤の場合には、この固化は第３Ｃ図の状態で加
熱して混合物から溶剤を蒸発させることによつて
達成される。
流動性接着剤は固化する。熱プラスチツクの接着
剤の場合には、この固化は接着剤を室温まで冷却
することによつて達成される。そして、溶剤を用
いて混合することによつてその流動状態を得る接
着剤の場合には、この固化は第３Ｃ図の状態で加
熱して混合物から溶剤を蒸発させることによつて
達成される。
上述方法の１つの利点は、集積回路チツプ１０
への膜２０の機械的あるいは人的な押圧が何ら要
求されないことである。これは、もし過大な力が
膜に与えられるならば生じるであろう集積回路チ
ツプ１０の損傷を解消するために重要である。上
述方法の他の利点は、対応するエツジ１０Ｂと２
０Ｂおよび１０Ｃと２０Ｃとの間のすべての不整
列が解消されるということである。そしてこれは
重要なことである。なぜなら、これらのエツジの
不整列はアルフア粒子の放射に対し領域１１内の
メモリセルの部分を露出させるからである。
への膜２０の機械的あるいは人的な押圧が何ら要
求されないことである。これは、もし過大な力が
膜に与えられるならば生じるであろう集積回路チ
ツプ１０の損傷を解消するために重要である。上
述方法の他の利点は、対応するエツジ１０Ｂと２
０Ｂおよび１０Ｃと２０Ｃとの間のすべての不整
列が解消されるということである。そしてこれは
重要なことである。なぜなら、これらのエツジの
不整列はアルフア粒子の放射に対し領域１１内の
メモリセルの部分を露出させるからである。
今、第１図の線−に沿つて見た断面図に対
応る第４図から第６図を参照して、上述ステツプ
に対しいくつかの変形と修正が記述される。まず
第４Ａ図および第４Ｂ図の修正されたステツプを
考える。初めに、上述の接着剤４０の層が膜２０
の表面上に形成される。種々の技術がこの層を形
成するのに利用され得る。たとえば、はけ塗りで
ある。
応る第４図から第６図を参照して、上述ステツプ
に対しいくつかの変形と修正が記述される。まず
第４Ａ図および第４Ｂ図の修正されたステツプを
考える。初めに、上述の接着剤４０の層が膜２０
の表面上に形成される。種々の技術がこの層を形
成するのに利用され得る。たとえば、はけ塗りで
ある。
接着剤の層４０が膜２０に付着された後に、膜
は集積回路チツプ１０に固着する。これは、第４
Ｂ図で示すように、集積回路１０上に接着剤の層
を有する膜を降ろすことによつて達成される。そ
して、流動性の接着剤の層４０における表面張力
が、先に第３Ｂ図および第３Ｃ図に関連して説明
したように、膜２０とチツプ１０とを整列させる
ように働く。なお、膜２０の幅を規定するエツジ
と、チツプ１０の幅を規定するエツジとは、整列
した関係となるが、両者の長さを規定するエツジ
は、第４Ｂ図に示すように、不整列であつてもよ
い。
は集積回路チツプ１０に固着する。これは、第４
Ｂ図で示すように、集積回路１０上に接着剤の層
を有する膜を降ろすことによつて達成される。そ
して、流動性の接着剤の層４０における表面張力
が、先に第３Ｂ図および第３Ｃ図に関連して説明
したように、膜２０とチツプ１０とを整列させる
ように働く。なお、膜２０の幅を規定するエツジ
と、チツプ１０の幅を規定するエツジとは、整列
した関係となるが、両者の長さを規定するエツジ
は、第４Ｂ図に示すように、不整列であつてもよ
い。
そしてまた、接着剤の層が膜に付着された後、
直ちにその接着剤の層を有する複合構造の膜２０
を回路１０に固着させる必要はないということが
認められる。その代わりに、接着剤の層は一時的
な保持のために膜２０上に固化される。そして続
いては第４Ｂ図のステツプが達成されるとき、膜
２０上の接着剤の層はその流動の状態へ転換され
る。
直ちにその接着剤の層を有する複合構造の膜２０
を回路１０に固着させる必要はないということが
認められる。その代わりに、接着剤の層は一時的
な保持のために膜２０上に固化される。そして続
いては第４Ｂ図のステツプが達成されるとき、膜
２０上の接着剤の層はその流動の状態へ転換され
る。
もし膜２０上の接着剤の層が熱プラスチツク材
料から構成されているならば、一時的な保持のた
めにそれを室温まで冷却することによつて固化さ
れる。そしてもし接着剤の層が溶剤を含んでいる
のならば、一時的な保持のためには、接着剤から
溶剤を蒸発させることによつて固化される。後者
の場合、固化された接着剤の層はその後、第４Ｂ
図の降ろすステツプに先立ち、集積回路チツプ１
０上に溶剤の小滴を置くことによつてその流動状
態に転換される。この滴下される溶剤は第４Ｂ図
において参照番号５１で示される。
料から構成されているならば、一時的な保持のた
めにそれを室温まで冷却することによつて固化さ
れる。そしてもし接着剤の層が溶剤を含んでいる
のならば、一時的な保持のためには、接着剤から
溶剤を蒸発させることによつて固化される。後者
の場合、固化された接着剤の層はその後、第４Ｂ
図の降ろすステツプに先立ち、集積回路チツプ１
０上に溶剤の小滴を置くことによつてその流動状
態に転換される。この滴下される溶剤は第４Ｂ図
において参照番号５１で示される。
次に第５図を参照して、上記のさらに他の修正
が示される。第５図において、図示されるステツ
プは第３Ａ図のステツプと似ている。しかし膜２
０と接着剤４０との間のボンデイングを促進する
ために、接着剤に接触する膜２０の表面は、いか
なる接触もされる前に、荒くされる。この荒くさ
れた表面は、第５図において、参照番号５０で示
される。そして好ましくは、それは膜をプラズマ
エツチングあるいは機械的に研磨することによつ
て得られる。
が示される。第５図において、図示されるステツ
プは第３Ａ図のステツプと似ている。しかし膜２
０と接着剤４０との間のボンデイングを促進する
ために、接着剤に接触する膜２０の表面は、いか
なる接触もされる前に、荒くされる。この荒くさ
れた表面は、第５図において、参照番号５０で示
される。そして好ましくは、それは膜をプラズマ
エツチングあるいは機械的に研磨することによつ
て得られる。
膜２０と接着剤４０との間のボンデイングは、
また第６Ａ図および第６Ｂ図の修正されたステツ
プによつて促進される。そこでは、連結剤６０の
層は、それが接着剤と接触するのに先立ち、膜に
付着される。ここで用いられる用語としての連結
剤は、一端で容易に膜２０にリンクする化学基を
持つ長い炭素鎖を有する有機物質として定義され
る。１つの適する連結剤は、たとえば、グリシド
オキシプロピルトリメトキシシラン
（glycidoxypropyltrimethoxy silane）である。
それから、連結剤が膜２０に付着された後に、そ
の複合構造は第６Ｂ図で示されるように流動性の
接着剤４０上に降ろされる。そして順序として
は、前述した第３Ｂ図および第３Ｃ図のステツプ
が後に続く。
また第６Ａ図および第６Ｂ図の修正されたステツ
プによつて促進される。そこでは、連結剤６０の
層は、それが接着剤と接触するのに先立ち、膜に
付着される。ここで用いられる用語としての連結
剤は、一端で容易に膜２０にリンクする化学基を
持つ長い炭素鎖を有する有機物質として定義され
る。１つの適する連結剤は、たとえば、グリシド
オキシプロピルトリメトキシシラン
（glycidoxypropyltrimethoxy silane）である。
それから、連結剤が膜２０に付着された後に、そ
の複合構造は第６Ｂ図で示されるように流動性の
接着剤４０上に降ろされる。そして順序として
は、前述した第３Ｂ図および第３Ｃ図のステツプ
が後に続く。
この発明に従つて集積回路の表面に保護膜を付
着するという種々の好ましい方法が詳細に記述さ
れた。加えて、しかしながら、種々の変更と修正
が、この発明の特質と精神から逸脱することな
く、これらの詳細に対してなされ得る。たとえ
ば、保護膜が付着されるべき回路がチツプと同様
にウエーハース内に統合され得る。そのような回
路はメモリのみならずいかなる回路にもあり得
る。こうしてこの発明は前記の詳述に制限される
ものではなく、特許請求の範囲によつて定義され
る。
着するという種々の好ましい方法が詳細に記述さ
れた。加えて、しかしながら、種々の変更と修正
が、この発明の特質と精神から逸脱することな
く、これらの詳細に対してなされ得る。たとえ
ば、保護膜が付着されるべき回路がチツプと同様
にウエーハース内に統合され得る。そのような回
路はメモリのみならずいかなる回路にもあり得
る。こうしてこの発明は前記の詳述に制限される
ものではなく、特許請求の範囲によつて定義され
る。
第１図は保護膜が付着されるべきダイナミツク
メモリ集積回路チツプの平面図である。第２図
は、保護膜の付着に先立ち、集積回路パツケージ
に取付けられた第１図の集積回路の断面図であ
る。第３Ａ図ないし第３Ｃ図は、第１図の線−
に沿つて見た断面図に対応する図であり、保護
膜を第１図の集積回路に付着する好ましい一方法
のステツプを示す図である。第４Ａ図および第４
Ｂ図は第１図の線−に沿つて見た断面図に対
応する図であり、第３Ａ図ないし第３Ｃ図のステ
ツプに対する一修正例を示す図である。第５図
は、第１図の線−に沿つて見た断面図に対応
する図であり、第３Ａ図ないし第３Ｃ図のステツ
プに対する他の修正例を示す図である。第６Ａ図
および第６Ｂ図は、第１図の線−に沿つて見
た断面図に対応する図であり、第３Ａ図ないし第
３Ｃ図のステツプに対するさらに他の修正例を示
す図である。 図において、１０は集積回路チツプ、１１はメ
モリセル、１３は入力／出力パツド、２０は保護
膜、３０は集積回路パツケージ、４０は接着剤、
６０は連結剤である。
メモリ集積回路チツプの平面図である。第２図
は、保護膜の付着に先立ち、集積回路パツケージ
に取付けられた第１図の集積回路の断面図であ
る。第３Ａ図ないし第３Ｃ図は、第１図の線−
に沿つて見た断面図に対応する図であり、保護
膜を第１図の集積回路に付着する好ましい一方法
のステツプを示す図である。第４Ａ図および第４
Ｂ図は第１図の線−に沿つて見た断面図に対
応する図であり、第３Ａ図ないし第３Ｃ図のステ
ツプに対する一修正例を示す図である。第５図
は、第１図の線−に沿つて見た断面図に対応
する図であり、第３Ａ図ないし第３Ｃ図のステツ
プに対する他の修正例を示す図である。第６Ａ図
および第６Ｂ図は、第１図の線−に沿つて見
た断面図に対応する図であり、第３Ａ図ないし第
３Ｃ図のステツプに対するさらに他の修正例を示
す図である。 図において、１０は集積回路チツプ、１１はメ
モリセル、１３は入力／出力パツド、２０は保護
膜、３０は集積回路パツケージ、４０は接着剤、
６０は連結剤である。
Claims (1)
- 【特許請求の範囲】 １ 長さと幅を持つ集積回路チツプの平らな表面
上に、前記集積回路チツプの幅とほぼ同じ寸法の
幅を持つ保護膜を付着する方法であつて、 前記集積回路チツプの幅を規定するエツジと前
記保護膜の幅を規定するエツジとが互いにずれた
位置関係となつている状態で、前記集積回路チツ
プの表面と前記保護膜の表面との間に液体の接着
剤を配置するステツプと、 手動的または機械的に押すことなく、前記集積
回路チツプ表面と前記保護膜表面との間の前記液
体接着剤の表面張力によつて、前記集積回路チツ
プの幅を規定するエツジおよび前記保護膜の幅を
規定するエツジを前記ずれた位置から互いに整列
した位置となるまで前記保護膜を移動させるステ
ツプと、 前記移動させるステツプに続いて、前記接着剤
を硬化させるステツプと、を含むことを特徴とす
る、方法。 ２ 前記配置するステツプはさらに、 前記集積回路の前記表面上に前記接着剤の小滴
を置くサブステツプと、 前記小滴上に前記膜を下ろすサブステツプと、 前記膜の重さによつて前記小滴を層に押し拡げ
るサブステツプを含むことを特徴とする特許請求
の範囲第１項記載の方法。 ３ 前記配置するステツプはさらに、 前記膜の前記表面上に前記接着剤の層を形成す
るサブステツプと、 その後に前記集積回路の前記表面上に前記膜を
下ろすサブステツプを含み、それによつて前記接
着剤の層がそれらの間に位置することを特徴とす
る特許請求の範囲第１項記載の方法。 ４ 前記配置するステツプはさらに、前記接着剤
を加熱して前記液相を得るサブステツプを含むこ
とを特徴とする特許請求の範囲第１項記載の方
法。 ５ 前記配置するステツプはさらに、前記接着剤
を溶媒と混合して前記液相を得るサブステツプを
含むことを特徴とする特許請求の範囲第１項記載
の方法。 ６ 前記膜と前記集積回路との間の接合を促進さ
せるために、前記接着剤の層内に結合剤を含める
サブステツプをさらに含むことを特徴とする特許
請求の範囲第１項記載の方法。 ７ 前記膜と前記集積回路との間の接合を促進さ
せるために、前記膜の前記表面を粗くするサブス
テツプをさらに含むことを特徴とする特許請求の
範囲第１項記載の方法。 ８ 前記集積回路はダイナミツクメモリであり、
前記保護膜はα粒子線に対する障壁であることを
特徴とする特許請求の範囲第１項記載の方法。 ９ 前記膜の少なくとも２つのエツジは前記回路
の対応するエツジと整列されることを特徴とする
特許請求の範囲第１項記載の方法。 １０ 平らな第１部材の平らな表面上に、平らな
第２部材を付着する方法であつて、前記第１部材
および第２部材は、それらが互いに整列した位置
関係となるとき互いに正確に重なり合う周辺エツ
ジを有しており、 前記方法は、 前記第１部材および第２部材の対応した前記周
辺エツジが互いにずれた位置関係となつている状
態で、前記第１部材の表面と前記第２部材の表面
との間に液体の接着剤を配置するステツプを含
み、 前記接着剤の側壁部は、互いにずれた位置関係
となつている対応した前記周辺エツジの間を延び
ており、 前記方法は、 手動的または機械的に押すことなく、前記液体
の接着剤の表面張力によつて、前記対応する周辺
エツジ間にある前記接着剤の側壁部を収縮させ、
それによつて前記対応した周辺エツジを整列させ
るステツプと、 前記整列させるステツプに続いて、前記接着剤
を硬化させるステツプと、をさらに含むことを特
徴とする、方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/268,813 US4388132A (en) | 1981-06-01 | 1981-06-01 | Method of attaching a protective film to an integrated circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57201033A JPS57201033A (en) | 1982-12-09 |
| JPS6317338B2 true JPS6317338B2 (ja) | 1988-04-13 |
Family
ID=23024594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57084673A Granted JPS57201033A (en) | 1981-06-01 | 1982-05-18 | Method of adhering protective film to integrated circuit |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4388132A (ja) |
| JP (1) | JPS57201033A (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2100933B (en) * | 1981-06-25 | 1985-04-17 | Standard Telephones Cables Ltd | Permanently connecting a set of conductive tracks on a substrate with a cooperating set on a printed circuit. |
| JPS58135A (ja) * | 1981-06-25 | 1983-01-05 | Fujitsu Ltd | 半導体装置の製造方法 |
| US4517041A (en) * | 1982-09-30 | 1985-05-14 | Magnetic Peripherals Inc. | Method for attaching a workpiece to a workpiece carrier |
| KR920001026B1 (ko) | 1984-02-09 | 1992-02-01 | 페어챠일드 카메라 앤드 인스트루먼트 코포레이션 | 알파입자 보호필름을 갖는 반도체 구조체 및 그 제조방법 |
| DE3442131A1 (de) * | 1984-11-17 | 1986-05-22 | Messerschmitt-Bölkow-Blohm GmbH, 8012 Ottobrunn | Verfahren zum einkapseln von mikroelektronischen halbleiter- und schichtschaltungen |
| US4798643A (en) * | 1985-04-08 | 1989-01-17 | Raytheon Company | Self-aligning bonding technique |
| US4892606A (en) * | 1986-08-28 | 1990-01-09 | Canon Kabushiki Kaisha | Optical recording medium having space therein and method of manufacturing the same |
| US5094709A (en) * | 1986-09-26 | 1992-03-10 | General Electric Company | Apparatus for packaging integrated circuit chips employing a polymer film overlay layer |
| US4933042A (en) * | 1986-09-26 | 1990-06-12 | General Electric Company | Method for packaging integrated circuit chips employing a polymer film overlay layer |
| WO1988002551A1 (en) * | 1986-09-26 | 1988-04-07 | General Electric Company | Method and apparatus for packaging integrated circuit chips employing a polymer film overlay layer |
| DE3725269A1 (de) * | 1987-07-30 | 1989-02-09 | Messerschmitt Boelkow Blohm | Verfahren zum einkapseln von mikroelektronischen halbleiter- und schichtschaltungen |
| US4829432A (en) * | 1987-12-28 | 1989-05-09 | Eastman Kodak Company | Apparatus for shielding an electrical circuit from electromagnetic interference |
| JPH0615457Y2 (ja) * | 1988-07-15 | 1994-04-20 | 矢崎総業株式会社 | 電気接続箱 |
| JPH0286166U (ja) * | 1988-12-23 | 1990-07-09 | ||
| US5144407A (en) * | 1989-07-03 | 1992-09-01 | General Electric Company | Semiconductor chip protection layer and protected chip |
| US5548091A (en) * | 1993-10-26 | 1996-08-20 | Tessera, Inc. | Semiconductor chip connection components with adhesives and methods for bonding to the chip |
| TW486238U (en) * | 1996-08-18 | 2002-05-01 | Helmut Kahl | Shielding cap |
| US6403882B1 (en) | 1997-06-30 | 2002-06-11 | International Business Machines Corporation | Protective cover plate for flip chip assembly backside |
| US6248614B1 (en) | 1999-03-19 | 2001-06-19 | International Business Machines Corporation | Flip-chip package with optimized encapsulant adhesion and method |
| US6306684B1 (en) * | 2000-03-16 | 2001-10-23 | Microchip Technology Incorporated | Stress reducing lead-frame for plastic encapsulation |
| US7547579B1 (en) * | 2000-04-06 | 2009-06-16 | Micron Technology, Inc. | Underfill process |
| KR100629764B1 (ko) * | 2002-10-25 | 2006-09-28 | 마쯔시다덴기산교 가부시키가이샤 | 반도체 디바이스 및 반도체 디바이스를 조립하기 위한수지 바인더 |
| TWI285424B (en) * | 2005-12-22 | 2007-08-11 | Princo Corp | Substrate including a multi-layer interconnection structure, methods of manufacturing and recycling the same, method of packaging electronic devices by using the same, and method of manufacturing an interconnection device |
| US8051557B2 (en) * | 2006-03-31 | 2011-11-08 | Princo Corp. | Substrate with multi-layer interconnection structure and method of manufacturing the same |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3193424A (en) * | 1961-10-31 | 1965-07-06 | Olin Mathieson | Process for adhesive bonding |
| US3852690A (en) * | 1973-01-02 | 1974-12-03 | Gen Electric | Microwave transmission line to ground plane transition |
| US3963551A (en) * | 1974-03-05 | 1976-06-15 | Stromberg-Carlson Corporation | Method for bonding semiconductor chips |
| FR2447066A1 (fr) * | 1979-01-17 | 1980-08-14 | Three Bond Co Ltd | Procede de fabrication d'un dispositif de marquage, notamment pour robinets ou interrupteurs |
| JPS55138241A (en) * | 1979-04-11 | 1980-10-28 | Yamagata Nippon Denki Kk | Sealing structure for semiconductor device |
-
1981
- 1981-06-01 US US06/268,813 patent/US4388132A/en not_active Expired - Lifetime
-
1982
- 1982-05-18 JP JP57084673A patent/JPS57201033A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57201033A (en) | 1982-12-09 |
| US4388132A (en) | 1983-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6317338B2 (ja) | ||
| US5637536A (en) | Method for interconnecting semiconductor chips in three dimensions, and component resulting therefrom | |
| JP2871800B2 (ja) | ハイブリツド半導体ストラクチヤの製造法および合成ハイブリツド半導体ストラクチヤ | |
| US7883993B2 (en) | Semiconductor device with semiconductor chip and rewiring layer and method for producing the same | |
| US6107682A (en) | Compliant wirebond packages having wire loop | |
| JPH0682765B2 (ja) | 液晶表示素子 | |
| CN114284234B (zh) | 一种封装结构和用于封装结构的制作方法 | |
| US7859108B2 (en) | Flip chip package and method for manufacturing the same | |
| US20080131998A1 (en) | Method of fabricating a film-on-wire bond semiconductor device | |
| US20060152615A1 (en) | Image sensor chip having plate, wafer assembly and manufacturing method for the same | |
| US4843035A (en) | Method for connecting elements of a circuit device | |
| US7446407B2 (en) | Chip package structure | |
| US20080128879A1 (en) | Film-on-wire bond semiconductor device | |
| JPS63308362A (ja) | 高密度オプテイカル・デイテクタ・モザイク・アレイ・アセンブリおよびその製造方法 | |
| US20120208325A1 (en) | Semiconductor package and method for manufacturing the same | |
| JPH02101753A (ja) | 半導体チップの取付構造 | |
| JP3431316B2 (ja) | 半導体装置の製造方法及び半導体チツプの実装方法 | |
| JPS586951B2 (ja) | 電子回路装置 | |
| JPS6244851B2 (ja) | ||
| JPS6214100B2 (ja) | ||
| JP2841822B2 (ja) | 混成集積回路の製造方法 | |
| JPS6355526A (ja) | 液晶表示素子 | |
| JPH04179245A (ja) | 半導体装置 | |
| JPS5940539A (ja) | 半導体装置およびその製造方法 | |
| JPS59200442A (ja) | ハイブリツド集積回路 |