JPS63173624A - 多層板の製造方法 - Google Patents

多層板の製造方法

Info

Publication number
JPS63173624A
JPS63173624A JP62006388A JP638887A JPS63173624A JP S63173624 A JPS63173624 A JP S63173624A JP 62006388 A JP62006388 A JP 62006388A JP 638887 A JP638887 A JP 638887A JP S63173624 A JPS63173624 A JP S63173624A
Authority
JP
Japan
Prior art keywords
laminated
caulking
layer material
piled body
stacked body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62006388A
Other languages
English (en)
Other versions
JPH0427022B2 (ja
Inventor
Yoshinori Urakuchi
浦口 良範
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP62006388A priority Critical patent/JPS63173624A/ja
Publication of JPS63173624A publication Critical patent/JPS63173624A/ja
Publication of JPH0427022B2 publication Critical patent/JPH0427022B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4638Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits

Landscapes

  • Lining Or Joining Of Plastics Or The Like (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)
  • Casting Or Compression Moulding Of Plastics Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [技術分野1 本発明は眉間位置合わせ精度を向上させる多層板の製造
方法に関する。
[背景技術] 従来上り、第3図及び第4図に示すように内層材1にプ
リプレグのような樹脂絶縁層2を介して外層材3を配置
し、この積み重ね体4に穿孔した内層材1の外枠部5を
貫通するガイド孔6にガイドビン11を挿通して複数組
みの積み重ね体4をステンレス板12を介在させて金型
13に配置し、次いでクッシツン材14を介して熱盤1
5間に配置して積層一体化することにより多層板が製造
されており、この場合がイドピン11により成形及び外
形加工時における位置ずれを防止しでいるが、ガイドピ
ン11がずれ応力に耐えられず、眉間位置精度はそれほ
ど高くな(、特に20mm以上の厚物の多層板の製造に
あっては層間位置ずれの不良品が続出してしまった。
[発明の目的1 本発明は上記事情に鑑みて為されたものであり、その目
的とするところは、多層板の製造方法において、眉間位
置合い精度を高めることにある。
[発明の開示1 本発明の多層板の製造方法は、内層材1に樹脂絶縁層2
を介して外層材3を配置し、この積み重ね体4に内層材
1の外枠部5を貫通するガイド孔6を穿孔し、一端にフ
ランジ部7を有するがしめピン8をガイド孔6に挿通さ
せて他端をがしめて積み重ね体4を一体化させて積層成
形することを特徴とするものであり、この構成により上
記目的が達成されたものである。即ち、かしめピン8に
より積み重ね体4を一体化させて積層成形するので、成
形時及び外形加工時の層間の位置ずれを確実に防止でき
、眉間位置合い精度の高い多層板をV、遺することがで
きる。
する。
以下本発明を添付の図面に基づいて説明する。
本発明でいう内層材1とは銅張積層板の両面又は片面に
常法により導体パターン9が形成されたものである。こ
の実施例では内層材1は両面板であり、この両面に樹脂
絶縁層2を介して外層材3が配置されて積み重ね体4が
構成されている。樹脂絶縁層2はプリプレグとか樹脂フ
ィルムなどであり、外層材3としては@箔とかの金属箔
とか片面銅張積層板などである。
この積み重ね体4の外周部に、内層材1の製品にならな
い余白に部分である外枠部5を貫通させてガイド孔6を
穿孔する。
かしめピン8は一端にフランジ部7を有するしんちゅう
のような金属製の筒状体である。20+oi以上の厚物
の多層板の製造には肉厚tが0.6+am以上で、フラ
ンジ部の直径りが8〜20+amのものが好ましい。
このかしめピン8をガイド孔6に挿通させて、第2図に
示すように他端をかしめてかしめ部10とフランジ部7
を積み重ね体4の両面に圧接させて積み重ね体4を一体
化させる。この状態で、従来と同様にして積み重ね体4
を金型13に配置し、更にクッション材14を介して熱
部15間に配置して積層一体化させる。この場合、突出
するかしめ部10とフランジ部7は金型13に形成した
四部で吸収させる。成形条件は、圧力が普通40〜50
kg/c論2であるが、紙フェノール積層板では70k
g/c論2以上の高圧であったり、エポキシ樹脂プリプ
レグの特性によっては20kg/c+e2以下の低圧で
あり、又、温度も通常165〜175℃であるなど、積
み重ね体4の構成材料による。尚、長尺のがしめピン8
を採用することにより従来のように複数組みの積み重ね
体4をステンレス板12を介して重ねて一度に複数の多
層板を形成するようにしてもよい。
例えば、肉厚0.61IIII+以上7ランジ部7の直
径8〜ZQmmのかしめピン8を採用して板厚1 、6
mm及び2.0〜3.2mmの多層板を製造したところ
、層間ずれlこよる不良品は0.5%及び0.8%であ
った。これに対して従来の方法によれば、不良品は6%
及び20%であった0本発明によれば厚物の場合に顕著
な効果を奏することが判る。
積層一体化させた後は、その状態で外形加工を施し、次
いで常法により外層材1に導体パターンを形成し、スル
ーホールめっきを施して多層プリント配線板として実用
に供する。
[発明の効果] 本発明にあっては、かしめピンをかしめることにより積
み重ね体を一体化させて積層成形するので、虚形酔に丁
!外形加工時の層間の位置ずれを確実に防止でき、眉間
位置合い精度の高い多層板を製造することがでさる。
【図面の簡単な説明】
第1図は本発明における積み重ね体を示す一部省略断面
図、第2図(、)(b)は同上におけるかしめピンを示
す側面図及び底面図、第3図は従来例を示す概略断面図
、@4図は同上における積み重ね体を示す断面図であっ
て、1は内層材、2は樹脂絶縁層、3は外層材、4は積
み重ね体、5は外枠部、6はガイド孔、7はフランジ部
、8はかしめピンである。 代理人 弁理士 石 1)長 七 第2図 第3図 b 第4図 手続補正書(自発) 昭和62年5月16日 1、事件の表示 昭和62年特許願第6388号 2、発明の名称 多層板の製造方法 3、補正をする者 事件との関係  特許出願人 住 所 大阪府門真市大字門真1048番地名称(58
3)松下電工株式会社 代表者  藤  井  貞  夫 4、代理人 郵便番号 530 住 所 大阪市北区梅田1丁目12番17号5、補正命
令の日付 (1)明細書第2頁!@12行目ノ「20ml1l」を
「2.0論−」と補正致します。 (2)同上第4頁第6行目の「ZOIIlm」を「2.
0mll1」と補正致します。

Claims (2)

    【特許請求の範囲】
  1. (1)内層材に樹脂絶縁層を介して外層材を配置し、こ
    の積み重ね体に内層材の外枠部を貫通するガイド孔を穿
    孔し、一端にフランジ部を有するかしめピンをガイド孔
    に挿通させて他端をかしめて積み重ね体を一体化させて
    積層成形することを特徴とする多層板の製造方法。
  2. (2)かしめピンが肉厚が0.6mm以上の筒状体で、
    フランジ部の直径が8〜20mmであることを特徴とす
    る特許請求の範囲第1項記載の多層板の製造方法。
JP62006388A 1987-01-14 1987-01-14 多層板の製造方法 Granted JPS63173624A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62006388A JPS63173624A (ja) 1987-01-14 1987-01-14 多層板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62006388A JPS63173624A (ja) 1987-01-14 1987-01-14 多層板の製造方法

Publications (2)

Publication Number Publication Date
JPS63173624A true JPS63173624A (ja) 1988-07-18
JPH0427022B2 JPH0427022B2 (ja) 1992-05-08

Family

ID=11636993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62006388A Granted JPS63173624A (ja) 1987-01-14 1987-01-14 多層板の製造方法

Country Status (1)

Country Link
JP (1) JPS63173624A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56131995A (en) * 1980-03-18 1981-10-15 Matsushita Electric Works Ltd Method of producing multilayer printed circuit board
JPS61131595A (ja) * 1984-11-30 1986-06-19 三菱電機株式会社 多層プリント配線板の製造方法
JPS63153895A (ja) * 1986-12-17 1988-06-27 東芝ケミカル株式会社 多層配線板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56131995A (en) * 1980-03-18 1981-10-15 Matsushita Electric Works Ltd Method of producing multilayer printed circuit board
JPS61131595A (ja) * 1984-11-30 1986-06-19 三菱電機株式会社 多層プリント配線板の製造方法
JPS63153895A (ja) * 1986-12-17 1988-06-27 東芝ケミカル株式会社 多層配線板の製造方法

Also Published As

Publication number Publication date
JPH0427022B2 (ja) 1992-05-08

Similar Documents

Publication Publication Date Title
CN107041082A (zh) 不对称结构的pcb压合工艺
JPS63173624A (ja) 多層板の製造方法
US20190335593A1 (en) Method of manufacturing the printed circuit board
JPS6210190B2 (ja)
JPH0427023B2 (ja)
JPH0359597B2 (ja)
JPH0362037B2 (ja)
JPH0210888A (ja) 多層配線板の製造方法
CN213602901U (zh) 一种电路板制造保护膜
JPH03160785A (ja) 多層基板の製造方法
JP3266986B2 (ja) セラミック多層基板の製造方法
JPH0298195A (ja) 多層プリント基板の製造方法
JPS6125547B2 (ja)
JPS63145005A (ja) 多層積層板の製造方法
KR20020023888A (ko) 다층인쇄회로기판 및 그 제조 방법
JPS6235844A (ja) 多層印刷配線板の製造方法
JPS63153895A (ja) 多層配線板の製造方法
JPS6156494A (ja) 多層印刷配線板の製造方法
JPH02254790A (ja) 多層回路基板の製造方法
JPS59114887A (ja) プリント回路板
JPH066036A (ja) 多層積層板の製造方法
JPS592199B2 (ja) 多層プリント板の積層方法
JPH06152149A (ja) 多層プリント配線板の穴明け方法
CN112584632A (zh) 一种新型组合式多层板及其生产工艺
JPH0818231A (ja) 多層プリント配線板用基板の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees