JPS63174142A - タスクトレ−ス方式 - Google Patents
タスクトレ−ス方式Info
- Publication number
- JPS63174142A JPS63174142A JP62006457A JP645787A JPS63174142A JP S63174142 A JPS63174142 A JP S63174142A JP 62006457 A JP62006457 A JP 62006457A JP 645787 A JP645787 A JP 645787A JP S63174142 A JPS63174142 A JP S63174142A
- Authority
- JP
- Japan
- Prior art keywords
- data
- task
- trace
- control
- tracing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
複数の機能モジュールが共通バスを介して相互に接続さ
れているデータ処理装置のタスクトレース方式であって
、データ処理装置の動作解析のためのデータ収集（デー
タトレース）ａ能を、特定の処理に関するデータのみに
限って収集するように構成することにより、データ収集
（データトレース）によるデータ処理装置の処理性能の
低下が予防され、トレースデータ蓄積用メモリの縮少が
可能となる。
れているデータ処理装置のタスクトレース方式であって
、データ処理装置の動作解析のためのデータ収集（デー
タトレース）ａ能を、特定の処理に関するデータのみに
限って収集するように構成することにより、データ収集
（データトレース）によるデータ処理装置の処理性能の
低下が予防され、トレースデータ蓄積用メモリの縮少が
可能となる。
本発明は、複数の機能モジュールが共通バスを介して相
互に接続されているデータ処理装置のタスクトレース方
式に関する。
互に接続されているデータ処理装置のタスクトレース方
式に関する。
例えば、データ処理装置の障害や性能向上のために行う
内部動作解析には、データ処理装置内の制御データ等を
その処理過程に沿って収集し、解析することが有効であ
る。
内部動作解析には、データ処理装置内の制御データ等を
その処理過程に沿って収集し、解析することが有効であ
る。
又、共通バス制御方式では、複数の機能モジュールが独
自に、或いは相互に結合してデータ処理が行われるが、
これら全ての機能モジュールのデータをトレースし、そ
の解析を行うことは下記のように種々の問題点を含んで
いる。
自に、或いは相互に結合してデータ処理が行われるが、
これら全ての機能モジュールのデータをトレースし、そ
の解析を行うことは下記のように種々の問題点を含んで
いる。
即ち、集めたトレースデータから１つの処理に関するデ
ータを抽出することは、トレースのためのオーバヘッド
の発生や、不要なトレースデータの蓄積のためのメモリ
増大、更に解析のためのデータ抽出機能が必要等の不利
を生じる。
ータを抽出することは、トレースのためのオーバヘッド
の発生や、不要なトレースデータの蓄積のためのメモリ
増大、更に解析のためのデータ抽出機能が必要等の不利
を生じる。
このため、このようなデータトレースを効率よく簡易な
方法で行う方式が期待される。
方法で行う方式が期待される。
第３図は従来例を説明するブロック図を示す。
第３図中の符号４０ （１）〜４０ （６）はモジュー
ル、符号４２ （１） 、 ４２ （２）はデータ収集
装置、符号４３はデータ収集制御装置をそれぞれ示す。
ル、符号４２ （１） 、 ４２ （２）はデータ収集
装置、符号４３はデータ収集制御装置をそれぞれ示す。
又、符号（ａ）は共用バス、符号Ｔｏｌはデータ収集用
信号線、符号（Ｃ１はデータ収集タイミング信号線、符
号（ｄ＋は制御信号をそれぞれ示す。
信号線、符号（Ｃ１はデータ収集タイミング信号線、符
号（ｄ＋は制御信号をそれぞれ示す。
尚、データ収集用信号線（ｂｌは、各モジュール４０（
１）〜４０ （６）から共用バス（ａ）を通じて解析に
必要な信号をデータ収集装置４２ （１） 、 ４２
（２）へ送り込むためのものであり、データ収集タイミ
ング信号線（Ｃ）は、共用バスｆａ）の信号を利用して
いる。
１）〜４０ （６）から共用バス（ａ）を通じて解析に
必要な信号をデータ収集装置４２ （１） 、 ４２
（２）へ送り込むためのものであり、データ収集タイミ
ング信号線（Ｃ）は、共用バスｆａ）の信号を利用して
いる。
又、制御信号（ｄ）は、データ収集の開始／停止を行っ
たり、又、複数のデータ収集装置４２（１）、４２（２
）間のデータに基準時間を与えるためのデータ収集制御
信号、及びデータの抽出のためのデータバス信号を示す
。
たり、又、複数のデータ収集装置４２（１）、４２（２
）間のデータに基準時間を与えるためのデータ収集制御
信号、及びデータの抽出のためのデータバス信号を示す
。
本例は、データ収集装置４２ （１） 、 ４２ （２
）をモジュール４０（１）〜４０ （６）の外に設置し
た例としているが、処理の考えとしては内装した場合も
同一である。
）をモジュール４０（１）〜４０ （６）の外に設置し
た例としているが、処理の考えとしては内装した場合も
同一である。
又、本例はデータ収集装置４２（１）、４２（２）を４
つのモジュール４０ （１） 、 ４０ （２） 、
４０ （４） 、 ４０ （５）と、２つのモジュール
４０ （３） 、 ４０ （６）とにそれぞれ対応させ
ている。
つのモジュール４０ （１） 、 ４０ （２） 、
４０ （４） 、 ４０ （５）と、２つのモジュール
４０ （３） 、 ４０ （６）とにそれぞれ対応させ
ている。
上述の方式で、各タスクを分担処理しているモジュール
４０（１）〜４０（６）のデータトレースを行う場合、
モジュール４０ （１）〜４０ （６）に対応するデー
タ収集装置４２ （１） 、 ４２ （２）はデータ収
集タイミング信号線（Ｃ）を確認したデータ収集制御装
置４３からの制御信号（ｄ）により、データトレースを
開始し、停止指示があるまで、各動作過程の全てのトレ
ースデータを収集する。
４０（１）〜４０（６）のデータトレースを行う場合、
モジュール４０ （１）〜４０ （６）に対応するデー
タ収集装置４２ （１） 、 ４２ （２）はデータ収
集タイミング信号線（Ｃ）を確認したデータ収集制御装
置４３からの制御信号（ｄ）により、データトレースを
開始し、停止指示があるまで、各動作過程の全てのトレ
ースデータを収集する。
データ収集制御装置４３は、この収集された全てのトレ
ースデータから所定タスクのトレースデータを抽出し、
その抽出された所定タスクのトレースデータを解析する
ことになる。
ースデータから所定タスクのトレースデータを抽出し、
その抽出された所定タスクのトレースデータを解析する
ことになる。
上述のデータ収集方式では、特定のタスクについてのト
レースデータのみを収集することは出来ず、関係のない
タスクについて動作しているモジュール、ｉｏ （１）
〜４０ （６）についてもトレースデータの収集い、そ
の中から必要なタスクデータの抽出を行い解析しなけれ
ばならない。
レースデータのみを収集することは出来ず、関係のない
タスクについて動作しているモジュール、ｉｏ （１）
〜４０ （６）についてもトレースデータの収集い、そ
の中から必要なタスクデータの抽出を行い解析しなけれ
ばならない。
このため、トレースデータの収集のための大容量のメモ
リを有するデータ収集装置４２ （１） 、 ４２ （
２）が必要となり、従って構成上外部に独立した機能モ
ジュールとして付加する方式を取ることが必要となる。
リを有するデータ収集装置４２ （１） 、 ４２ （
２）が必要となり、従って構成上外部に独立した機能モ
ジュールとして付加する方式を取ることが必要となる。
又、タスクを分担するモジュール４０（１）〜４０（６
）の増加に伴い、データ収集装置４２（１）、４２（２
）も複数とならざるを得す、従ってこれを同期制御する
データ収集制御装置４３も必要となる。
）の増加に伴い、データ収集装置４２（１）、４２（２
）も複数とならざるを得す、従ってこれを同期制御する
データ収集制御装置４３も必要となる。
更に、収集した大量のトレースデータから解析するため
に必要なタスクデータを抽出するための機能（データ収
集制御装置４３内に内装）が必要になる等、このような
従来方式ではコスト面や運用上に各種の問題点が存在し
ている。
に必要なタスクデータを抽出するための機能（データ収
集制御装置４３内に内装）が必要になる等、このような
従来方式ではコスト面や運用上に各種の問題点が存在し
ている。
第１図は本発明の詳細な説明するブロック図を示す。
第１図に示す本発明の原理ブロック図は、データ処理の
単位作業（タスク）毎のタスク処理を分担するモジュー
ル１（０）〜１（ｎ）と、各モジュール１（０）〜１（
ｎ）の相互間を接続する共通バス（ａ）とを具備して構
成されている。
単位作業（タスク）毎のタスク処理を分担するモジュー
ル１（０）〜１（ｎ）と、各モジュール１（０）〜１（
ｎ）の相互間を接続する共通バス（ａ）とを具備して構
成されている。
又、モジュール１（０）〜１（ｎ）内の１つのモジュー
ル１（ｎ）を共用メモリとして機能させ、この共用メモ
リモジュール１（ｎ）上にデータ処理の単位作業（タス
ク）毎のタスク制御を行うタスク制御ブロック１４ （
０）〜１４（ｍ）が作成保持される。
ル１（ｎ）を共用メモリとして機能させ、この共用メモ
リモジュール１（ｎ）上にデータ処理の単位作業（タス
ク）毎のタスク制御を行うタスク制御ブロック１４ （
０）〜１４（ｍ）が作成保持される。
又、タスク制御ブロック１４（０）〜１４ （ｍ）は、
トレース対象表示フラグビット１７ａ、 ）レース制御
語からなるトレース制御用情報領域１７を具備して構成
されている。
トレース対象表示フラグビット１７ａ、 ）レース制御
語からなるトレース制御用情報領域１７を具備して構成
されている。
共用メモリモジュール１（ｎ）以外の各モジュール１（
０）〜Ｈｎ−Ｉ）は、タスク処理を行うために共用メモ
リモジュール１（ｎ）上のタスク制御ブロック１４（０
）〜１４（ｍ）を読み書きする。
０）〜Ｈｎ−Ｉ）は、タスク処理を行うために共用メモ
リモジュール１（ｎ）上のタスク制御ブロック１４（０
）〜１４（ｍ）を読み書きする。
タスク対応のタスク制御ブロック１４ （０）〜１４（
ｍ）を構成する制御用情報領域１７内トレース対象表示
フラグビット１７ａが１１″にセットされている時は、
トレース制御語で示された内容に従ってそのタスクのト
レースをする。
ｍ）を構成する制御用情報領域１７内トレース対象表示
フラグビット１７ａが１１″にセットされている時は、
トレース制御語で示された内容に従ってそのタスクのト
レースをする。
一方、トレース対象表示フラグとフト１７ａが“０”の
場合は、トレース対象外のタスクとしてトレースは行わ
ないように構成することにより、特定のタスクのみのト
レースが簡易な構成のもとに効率的に行うことが可能と
なる。
場合は、トレース対象外のタスクとしてトレースは行わ
ないように構成することにより、特定のタスクのみのト
レースが簡易な構成のもとに効率的に行うことが可能と
なる。
以下本発明の要旨を第１図、第２図に示す実施例により
具体的に説明する。
具体的に説明する。
第２図は本発明の詳細な説明するブロック図を示す。尚
、全図を通じて同一符号は同一対象物を示す。
、全図を通じて同一符号は同一対象物を示す。
本実施例における共用メモリモジュール１（ｎ）以外の
モジュール１（ｉ）は、マイクロプロセッサ（ＭＰＵ）
３１と、制御メモリ（ＣＳ）３２と、トレースデータメ
モリ領域３３と、バス制御回路３４とを具備して構成さ
れている。
モジュール１（ｉ）は、マイクロプロセッサ（ＭＰＵ）
３１と、制御メモリ（ＣＳ）３２と、トレースデータメ
モリ領域３３と、バス制御回路３４とを具備して構成さ
れている。
又、共用メモリモジュール１（ｎ）はバス制御回路５２
と共用メモリ５２とを具備し、共用メモリ５２はタスク
制御ブロック領域５２ａ とデータ領域５２ｂ とから
なっている。
と共用メモリ５２とを具備し、共用メモリ５２はタスク
制御ブロック領域５２ａ とデータ領域５２ｂ とから
なっている。
尚、本実施例ではタスクに対応する３つのタスク制御ブ
ロック１４（０）〜１４（２）を有する場合を例とする
。
ロック１４（０）〜１４（２）を有する場合を例とする
。
モジュール１（ｉ）は、マイクロプロセッサ（ＭＰｔｌ
）３１及びバス制御回路３４の制御のちとに、共用メモ
リ５２上のデータ領域５２ｂ内のデータを読出し、それ
をタスク制御ブロック領域５２ａ内制御データ（タスク
制御ブロック１４（０）〜１４ （２）内制御用情報領
域１７のデータ）に従って加工する。
）３１及びバス制御回路３４の制御のちとに、共用メモ
リ５２上のデータ領域５２ｂ内のデータを読出し、それ
をタスク制御ブロック領域５２ａ内制御データ（タスク
制御ブロック１４（０）〜１４ （２）内制御用情報領
域１７のデータ）に従って加工する。
この時、もしタスク制御ブロック領域５２ａ内制御デー
タ上のトレース対象表示フラグビット１７ａが“１”に
セットされている時は、制御用情報領域１７のトレース
制御語で示されるデータアドレス、処理内容等のトレー
ス情報をモジュール１（ｉ）内制御メモリ（ＣＳ） ３
２の一部に設けたトレースデータメモリ領域３３に記録
する。
タ上のトレース対象表示フラグビット１７ａが“１”に
セットされている時は、制御用情報領域１７のトレース
制御語で示されるデータアドレス、処理内容等のトレー
ス情報をモジュール１（ｉ）内制御メモリ（ＣＳ） ３
２の一部に設けたトレースデータメモリ領域３３に記録
する。
尚、トレース対象表示フラグとット１７ａが“０”にセ
ットされているモジュールは、上記トレースは行わない
。又、トレースを行う時の条件としてはエラーが発生し
たモジュールに付いて主に実施されるものとする。
ットされているモジュールは、上記トレースは行わない
。又、トレースを行う時の条件としてはエラーが発生し
たモジュールに付いて主に実施されるものとする。
このようにして収集されたトレースデータは外部インタ
フェースを有するモジュール１（０）〜１（ｎ−１）（
第１図に表示する）を介して外部へ送出される。
フェースを有するモジュール１（０）〜１（ｎ−１）（
第１図に表示する）を介して外部へ送出される。
以上の本発明の方式では、複数のモジュール１（０）〜
１（ｎ）が時分割で複数のタスクを同時に処理する場合
でも、特定の処理に限ったトレースデータを効率良（収
集することが可能となる。
１（ｎ）が時分割で複数のタスクを同時に処理する場合
でも、特定の処理に限ったトレースデータを効率良（収
集することが可能となる。
又、収集用のメモリも必要最小限にすることが出来るた
め、データ収集機能°を装置内に内蔵することが容易と
なるために、保守性の向上が可能となる。
め、データ収集機能°を装置内に内蔵することが容易と
なるために、保守性の向上が可能となる。
以上のような本発明によれば、特定のタスクのみのトレ
ースが簡易な構成のもとに効率的に行うことが出来る。
ースが簡易な構成のもとに効率的に行うことが出来る。
第１図は本発明の詳細な説明するブロック図、第２図は
本発明の詳細な説明するブロック図、第３図は従来例を
説明するブロック図、をそれぞれ示す。 図において、 １（０）〜１（ｎ−１）、４０（１）〜４０（６）はモ
ジュール、１（ｎ）は共用メモリモジュール、 １４（０）〜１４（ｍ）はタスク制御ブロック、１７は
トレース制御用情報領域、 １７ａはトレース対象表示フラグビット、３１はマイク
ロプロセッサ（ＭＰＵ）、３２は制御メモリ（ＣＳ）、 ３３はトレースデータ領域、 ３４．５１はバス制御卸回路、 ４２ （１） 、 ４２ （２）はデータ収集装置、４
３はデータ収集制御装置、 ５２は共用メモリ、 ５２ａはタスク制御ブロック領域、 ５２ｂはデータ領域、 をそれぞれ示す。 木全口珂の４＋里舖漿日月すうプロ・・ツノ閃昂１ 図
本発明の詳細な説明するブロック図、第３図は従来例を
説明するブロック図、をそれぞれ示す。 図において、 １（０）〜１（ｎ−１）、４０（１）〜４０（６）はモ
ジュール、１（ｎ）は共用メモリモジュール、 １４（０）〜１４（ｍ）はタスク制御ブロック、１７は
トレース制御用情報領域、 １７ａはトレース対象表示フラグビット、３１はマイク
ロプロセッサ（ＭＰＵ）、３２は制御メモリ（ＣＳ）、 ３３はトレースデータ領域、 ３４．５１はバス制御卸回路、 ４２ （１） 、 ４２ （２）はデータ収集装置、４
３はデータ収集制御装置、 ５２は共用メモリ、 ５２ａはタスク制御ブロック領域、 ５２ｂはデータ領域、 をそれぞれ示す。 木全口珂の４＋里舖漿日月すうプロ・・ツノ閃昂１ 図
Claims (1)
- 【特許請求の範囲】 複数の機能モジュール（１（０）〜１（ｎ））が共通バ
ス（（ａ））を介して相互に接続されており、前記複数
の機能モジュール（１（０）〜１（ｎ））の内の１つが
共用メモリとして機能するデータ処理装置において、 データ処理の単位作業（タスク）毎のタスク制御を行う
タスク制御ブロック（１４（０）〜１４（ｍ））を、共
用メモリとして機能する該機能モジュール（１（ｎ））
上に作成保持し、 前記タスク制御ブロック（１４（０）〜１４（ｍ））内
にトレース制御用情報領域（１７）を設け、 異なる機能を有する前記複数機能モジュール（１（０）
〜１（ｎ））が、該タスク制御ブロック（１４（０）〜
１４（ｍ））に従って処理を分担する前記データ処理装
置の動作解析を行う場合、 前記トレース制御用情報領域（１７）内にトレース対象
表示フラグビット（１７ａ）をセットし、データ処理に
関与する当該機能モジュール（１（ｉ））が、このトレ
ース対象表示フラグビット（１７ａ）を判定し、有効の
時にデータトレースを行うことを特徴とするタスクトレ
ース方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62006457A JP2538897B2 (ja) | 1987-01-14 | 1987-01-14 | デ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62006457A JP2538897B2 (ja) | 1987-01-14 | 1987-01-14 | デ−タ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63174142A true JPS63174142A (ja) | 1988-07-18 |
| JP2538897B2 JP2538897B2 (ja) | 1996-10-02 |
Family
ID=11638968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62006457A Expired - Lifetime JP2538897B2 (ja) | 1987-01-14 | 1987-01-14 | デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2538897B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01291303A (ja) * | 1988-05-19 | 1989-11-22 | Mitsubishi Electric Corp | プログラマブル制御装置 |
| JPH03225535A (ja) * | 1990-01-31 | 1991-10-04 | Nec Corp | プログラムトレース方式 |
| JPH04195548A (ja) * | 1990-11-28 | 1992-07-15 | Nec Corp | 通信メッセージ表示方式 |
| JP2007257560A (ja) * | 2006-03-27 | 2007-10-04 | Fujitsu Ltd | 複数の処理装置を備えたシステム上で実行されるプログラムのトレース方法、および、複数の処理装置を備えたシステム |
| JP2013127782A (ja) * | 2004-09-14 | 2013-06-27 | Synopsys Inc | マルチコアアーキテクチャーにおけるデバッグ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61210440A (ja) * | 1985-03-14 | 1986-09-18 | Nec Corp | レベルトレ−ス装置 |
-
1987
- 1987-01-14 JP JP62006457A patent/JP2538897B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61210440A (ja) * | 1985-03-14 | 1986-09-18 | Nec Corp | レベルトレ−ス装置 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01291303A (ja) * | 1988-05-19 | 1989-11-22 | Mitsubishi Electric Corp | プログラマブル制御装置 |
| JPH03225535A (ja) * | 1990-01-31 | 1991-10-04 | Nec Corp | プログラムトレース方式 |
| JPH04195548A (ja) * | 1990-11-28 | 1992-07-15 | Nec Corp | 通信メッセージ表示方式 |
| JP2013127782A (ja) * | 2004-09-14 | 2013-06-27 | Synopsys Inc | マルチコアアーキテクチャーにおけるデバッグ |
| JP2013239196A (ja) * | 2004-09-14 | 2013-11-28 | Synopsys Inc | マルチコアアーキテクチャーにおけるデバッグ |
| JP2007257560A (ja) * | 2006-03-27 | 2007-10-04 | Fujitsu Ltd | 複数の処理装置を備えたシステム上で実行されるプログラムのトレース方法、および、複数の処理装置を備えたシステム |
| US7831963B2 (en) | 2006-03-27 | 2010-11-09 | Fujitsu Limited | Method for tracing a program executed on a system comprising a plurality of processing units, and a system comprising a plurality of processing units |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2538897B2 (ja) | 1996-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2538897B2 (ja) | デ−タ処理装置 | |
| JPS6142186Y2 (ja) | ||
| JPS5931740B2 (ja) | 記憶装置制御方式 | |
| JPS55108027A (en) | Processor system | |
| JPS57155652A (en) | Collector of process working data | |
| CN109936567A (zh) | 登录信息的检测方法、装置、电子设备及存储介质 | |
| JPH0581087A (ja) | プロセサのモニタ方式 | |
| JPH061445B2 (ja) | マイクロコンピュータにおけるチェックサム回路 | |
| JPS6148186B2 (ja) | ||
| JPS6222900Y2 (ja) | ||
| JPH01166143A (ja) | ファームウェア・プログラムのデバッグ方式 | |
| JPS588363A (ja) | プログラム実行履歴情報収集方式 | |
| JPH02281341A (ja) | デバッグ時のライトデータ確認方法 | |
| JPS63168762A (ja) | マルチプロセツサ起動装置 | |
| JPS575143A (en) | Communicating method of multimicroprocessor system | |
| JPS62203246A (ja) | 履歴情報の収集方式 | |
| JPS6020779B2 (ja) | 複合形電子計算機システム | |
| JP2000276374A (ja) | インストラクションアドレストレーサ回路 | |
| SU1312591A1 (ru) | Устройство дл сопр жени ЭВМ с внешним устройством | |
| JPS58223854A (ja) | デ−タ処理システム | |
| JPS60147849A (ja) | マイクロプログラムのデバツグを行う方式 | |
| JPH05113938A (ja) | データ収集装置 | |
| TR202019244A1 (tr) | İki farklı veri okuma/yazma arayüzüne ve güç beslemesine sahip bir sistem | |
| JPS63231641A (ja) | 情報処理装置の障害情報格納方式 | |
| JPS6154546A (ja) | メモリアクセス方式 |