JPH035953Y2 - - Google Patents

Description

【考案の詳細な説明】 〔概要〕 データ処理装置を構成するハードウエア（ラツ
チ、ゲート）の状態を知る為のスキヤンアウト回
路に関し、 データ処理装置内の任意の論理素子のスキヤン
アウトを該回路の極性に惑わされないように、す
べて論理値で行えるようにする回路を提供するこ
とを目的とし、 スキヤンアウトアドレスの一部に、そのアドレ
スに対応する論理素子が正論理であるか、負論理
であるかを示す極性フラグを付加し、スキヤンア
ウト機構の出力部において、前記スキヤンアウト
アドレスに対応して、特定装置から送られてくる
スキヤンアウト結果と、前記スキヤンアウトアド
レス内の極性フラグとの排他的論理和をとる回路
と、前記スキヤンアウトアドレスの装置指定アド
レスをデコードして、選択された装置の電源がオ
フの状態の時は、該装置のスキヤンアウト結果を
強制的に論理“０”にするような回路とを設ける
よう構成する。

〔産業上の利用分野〕

最近のデータ処理装置の大規模化、高集積化に
伴つて、ハードウエアの障害個所を探索する試
験、診断機能として種々の工夫がなされている
が、その１つとしてスキヤンインアウト機能があ
る。これはデータ処理装置を先づスキヤンインア
ウトモードとして、データ処理装置を構成するラ
ツチやゲートにスキヤンアドレスを与え、外部
（例えばサービスプロセツサー）からデータを与
え（スキヤンインという）、それを読み取ること
によつて（スキヤンアウトという）、前記ラツチ、
ゲートの状態を見ることができ、その結果からデ
ータ処理装置の障害個所を探索しようとするもの
である。

〔従来の技術と発明が解決しようとする課題〕

然しながら、一般にデータ処理装置を構成する
各論理素子の出力の極性はそれぞれの素子によつ
て異なり、ある論理段では正極性が論理“１”で
あつたり、別の論理段では負極性が論理“１”で
あることがあり、単にデータ処理装置を構成する
論理素子のスキヤンアウトデータを見るだけでは
正しい論理動作をしているかどうかを見分けるこ
とが困難である。

こうした状態に鑑み、いわゆるスキヤンインア
ウト機能の向上が望まれている。

第１図がデータ処理装置（以下CPUという）
に設けられている従来のスキヤンインアウト機能
の内、特にスキヤンアウト機能についてブロツク
図で示したものであつて、CPUを試験、診断す
る為に、例えばCPUのシステム制御、監視制御
等を有するサービスプロセツサー（図示せず）か
らCPU１のスキヤンアウト制御回路１３にスキ
ヤンアウトアドレスを与えると、スキヤンアウト
アドレスレジスタ（SADR）１３１にセツトさ
れ、デコーダ１３２によつてデコードされ、その
出力信号ａによつてマルチプレクサー１２を構成
する論理積回路１２１がゲートされ、CPU１を
構成するラツチの１つであるラツチ１１の出力が
論理和回路１２２に入力され、その出力がスキヤ
ンアウト制御回路１３のスキヤンアウトレジスタ
（SR）１３３にストアされ、スキヤンアウト値と
してサービスプロセツサーに読み出すことができ
る。

然し、スキヤンアウトアドレスに対応したラツ
チの出力は、その論理極性に関係せず、単にその
時の論理素子の値を出力するのみであり、いわゆ
る論理値（論理信号の有無を“１”“０”で示す）
によるスキヤンアウトができず、正しい判断がで
きない問題があつた。特にデータ処理装置の電源
がオフの場合、そのデータ処理装置のスキヤンア
ウトデータは不定であるにもかかわらず特定の論
理値を示し判断を誤る問題があつた。

〔課題を解決するための手段〕 本考案は上記従来の欠点に鑑み、データ処理装
置内の任意の論理素子のスキヤンアウトを該回路
の極性に惑わされないように、すべて論理値で行
えるようにする回路を提供することを目的とする
ものである。

そしてこの目的は、本考案によればデータ処理
装置を構成するハードウエアの状態を知るための
スキヤンアウト機能において、スキヤンアウトア
ドレスの一部に、そのアドレスに対応する論理素
子が正論理であるか、負論理であるかを示す極性
フラグを付加し、スキヤンアウト機構の出力部に
おいて、前記スキヤンアウトアドレスに対応し
て、特定装置から送られてくるスキヤンアウト結
果と、前記スキヤンアウトアドレス内の極性フラ
グとの排他的論理和をとる回路と、前記スキヤン
アウトアドレスの装置指定アドレスをデコードし
て、選択された装置の電源がオフの状態の時は、
該装置のスキヤンアウト結果を強制的に論理
“０”にするような回路とを設けることによつて
達成される。

〔作用〕

本考案によれば、スキヤンアウトデータと極性
フラグとの非他的論理和をとり、かつその結果と
スキヤンアウト対象装置の電源オン信号との論理
積をとりスキヤンアウトの結果としている。これ
により、スキヤンアウト用のプログラムが論理素
子の極性及び電源のオン、オフのチエツクを行な
う必要がなく、論理素子の状態についての正しい
判断が可能となる。

〔実施例〕

以下本考案を図面によつて詳述する。第２図が
本考案によるスキヤンアウト機能をブロツク図で
示したものであり、１がデータ処理装置、２がサ
ービスプロセツサーの中のスキヤンアウト制御
部、２１がスキヤンアウトアドレスレジスタ
（SADR）、２２，２３がマルチプレクサー構成に
よる選択回路、２４が非他的論理和回路、２５が
論理積回路である。スキヤンアウトアドレスレジ
スタ２１は装置内スキヤンアウトアドレス部２１
１、装置指定アドレス部２１２、と本考案に関連
する極性フラグ２１３から成つている。この極性
フラグ２１３は、そのスキヤンアウトアドレスに
対応する論理素子が正論理素子であるか、負論理
素子であるかを示すものであり、正論理の場合は
“１”レベルが信号有りを示し、負論理の場合は
“０”レベルが信号有りを示すことになる。

今、サービスプロセツサー（図示せず）のスキ
ヤンアウト制御部２からスキヤンアウトアドレス
を、スキヤンアウト対応装置に送ると、装置内ス
キヤンアウトアドレス部２１１によつて各装置内
の対応した論理素子の出力がスキヤンアウト制御
部２の選択回路２３に送出される。選択回路２３
ではスキヤンアウトアドレスレジスタ２１の装置
指定アドレス部２１２によつて、特定の装置のス
キヤンアウトデータが選択され、その出力が排他
的論理和回路２４の一方の入力に送出される。排
他的論理和回路２４の他方の入力には、スキヤン
アウトアドレスレジスタ２１の極性フラグ２１３
が接続されているので排他的論理和回路２４によ
つて排他的論理和がとられるため、論理素子の極
性に左右されない論理値によるスキヤンアウトが
できることが理解される。

本実施例では、更に前記装置指定アドレス部２
１２によつて選択回路２２を制御しているので、
該装置の電源のオン、オフ状態が出力され論理積
回路２５をゲートしている。その結果、該装置の
電源がオンの場合は排他的論理和回路２４のスキ
ヤンアウト出力を、そのままスキヤンアウトデー
タとして出力するが、該装置の電源がオフの場合
は排他的論理和回路２４のスキヤンアウト出力の
如何にかかわらず論理“０”を出力する。従つ
て、電源の入つていない装置をスキヤンアウトし
ても、論理素子の状態はすべて“０”であり誤つ
た判断をすることはない。

〔発明の効果〕

以上詳細に説明したように、本考案によればス
キヤンアウトアドレスの中に極性フラグを含め
て、スキヤンアウト制御部２に送り、スキヤンア
ウト制御部２は特定装置からのスキヤンアウトデ
ータと極性フラグとの排他的論理和をとり、その
結果と前記特定装置の電源オン信号との論理積を
とりスキヤンアウトの結果とする。又、スキヤン
アウトされる装置が電源オフの場合は、スキヤン
アウト制御部２の論理積回路２５で強制的に論理
“０”とするので、スキヤンアウト用のブログラ
ムが論理素子の極性及び電源のオン、オフのチエ
ツクを行う必要がなく、データ処理装置内の任意
の論理素子のスキヤンアウトを論理値によつて行
うことができ、該論理素子の状態についての正し
い判断ができる。

【図面の簡単な説明】

第１図が従来のスキヤンアウト機能についてブ
ロツク図で示した図、第２図が本考案の１実施例
を示した図である。 図において、１はデータ処理装置、２はスキヤ
ンアウト制御部、２１はスキヤンアウトアドレス
レジスタ、２２，２３は選択回路、２４は排他的
論理和回路、２５は論理積回路である。

Claims (1)

1. 【実用新案登録請求の範囲】 スキヤンアウト機能を有するデータ処理装置に
   おいて、 スキヤンアウトアドレスの一部に、そのアドレ
   スに対応する論理素子が正論理であるか、負論理
   であるかを示す極性フラグを付加し、 スキヤンアウト機構の出力部において、前期ス
   キヤンアウトアドレスに対応して、特定装置から
   送られてくるスキヤンアウト結果と、前記スキヤ
   ンアウトアドレス内の極性フラグとの排他的論理
   和をとる回路と、 前記スキヤンアウトアドレスの装置指定アドレ
   スをデコードして、選択された装置の電源がオフ
   の状態の時は、該装置のスキヤンアウト結果を強
   制的に論理“０”にする回路とを設けることを特
   徴とするスキヤンアウト回路。