JPS63175251U - - Google Patents
Info
- Publication number
- JPS63175251U JPS63175251U JP17938586U JP17938586U JPS63175251U JP S63175251 U JPS63175251 U JP S63175251U JP 17938586 U JP17938586 U JP 17938586U JP 17938586 U JP17938586 U JP 17938586U JP S63175251 U JPS63175251 U JP S63175251U
- Authority
- JP
- Japan
- Prior art keywords
- parity
- data bus
- address
- card
- enable line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Detection And Correction Of Errors (AREA)
- Bus Control (AREA)
Description
第１図は本考案システムの概念図、第２図は第
１図におけるパリテイ・ジエネレータ付カード内
に設けられているパリテイチエツク回路の一例を
示す構成ブロツク図である。 ＳＢ……制御バス、ＡＤＢ……アドレス・デー
タ・バス、Ａ１，Ａ２……パリテイ・ジエネレー
タ付カード、Ｂ１，Ｂ２……パリテイ・ジエネレ
ータの無いカード、ＰＡ……パリテイビツトライ
ン、ＰＥＮ……パリテイイネエブルライン、ＰＧ
……パリテイ・ジエネレータ。
１図におけるパリテイ・ジエネレータ付カード内
に設けられているパリテイチエツク回路の一例を
示す構成ブロツク図である。 ＳＢ……制御バス、ＡＤＢ……アドレス・デー
タ・バス、Ａ１，Ａ２……パリテイ・ジエネレー
タ付カード、Ｂ１，Ｂ２……パリテイ・ジエネレ
ータの無いカード、ＰＡ……パリテイビツトライ
ン、ＰＥＮ……パリテイイネエブルライン、ＰＧ
……パリテイ・ジエネレータ。
Claims (1)
- 【実用新案登録請求の範囲】 アドレス・データ・バスと、制御バスと、パリ
テイビツトを伝送するパリテイビツトラインと、
パリテイビツトが有効か無効かを示す信号を伝送
するパリテイイネエブルラインと、前記アドレス
・データ・バス、制御バス、パリテイビツトライ
ン及びパリテイイネエブルラインにそれぞれ結合
するパリテイ・ジエネレータ付カードと、前記ア
ドレス・データ・バス、制御バスにそれぞれ結合
するパリテイ・ジエネレータの無いカードとを備
えたシステムであつて、 前記パリテイ・ジエネレータ付カードにおいて
、パリテイ・ジエネレータを含むパリテイ・チエ
ツク回路は前記パリテイイネエブルライン上の信
号が“Ｈ”レベルの時はアドレス・データ・バス
を介して伝送されるデータからパリテイを計算す
るとともにパリテイビツトラインを介して伝送さ
れるパリテイとの比較を行ないパリテイ・チエツ
クを行ない、パリテイイネエブルラインの信号が
“Ｌ”レベルの時は前記したパリテイ・チエツク
を行なわないように構成されていることを特徴と
するアドレス・データ・バスシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17938586U JPS63175251U (ja) | 1986-11-21 | 1986-11-21 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17938586U JPS63175251U (ja) | 1986-11-21 | 1986-11-21 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63175251U true JPS63175251U (ja) | 1988-11-14 |
Family
ID=31122401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17938586U Pending JPS63175251U (ja) | 1986-11-21 | 1986-11-21 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63175251U (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57174724A (en) * | 1981-04-22 | 1982-10-27 | Hitachi Ltd | Error countermeasure controlling system for transfer data between computer devices |
| JPS59154523A (ja) * | 1983-02-24 | 1984-09-03 | Toshiba Corp | 情報処理装置 |
| JPS6186845A (ja) * | 1984-10-05 | 1986-05-02 | Mitsubishi Electric Corp | バスパリテイチエツク回路 |
-
1986
- 1986-11-21 JP JP17938586U patent/JPS63175251U/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57174724A (en) * | 1981-04-22 | 1982-10-27 | Hitachi Ltd | Error countermeasure controlling system for transfer data between computer devices |
| JPS59154523A (ja) * | 1983-02-24 | 1984-09-03 | Toshiba Corp | 情報処理装置 |
| JPS6186845A (ja) * | 1984-10-05 | 1986-05-02 | Mitsubishi Electric Corp | バスパリテイチエツク回路 |