JPS63175509A

JPS63175509A - 差動増幅回路

Info

Publication number: JPS63175509A
Application number: JP679787A
Authority: JP
Inventors: Takeshi Yamamoto; 剛山本
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1987-01-14
Filing date: 1987-01-14
Publication date: 1988-07-19

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）この発明は電子回路の分野におけるアクティブフィルタ
回路に用いられる差動増幅回路に係り、特に半導体集積
回路（ＩＣ）に適用することを前提としたものに関する
。

（従来の技術）周知のように、ＩＣにアクティブフィルタ回路を内蔵す
る場合、最も一般的に用いられるが・マイカッド（Ｂｉ
ｇｕａｄ　）回路である。この回路はトランスコンダク
タンスアンプ（以下らアンプと称する〕とコンデンサと
を用いて構成され、２次関数特性を実現するものでおる
。したがって、１個のパイカッド回路をビルディングブ
ロックとして、これを複数個組合わせることによシ、所
望のフィルタ特性を実現することができる。

ところで、このようなフィルタ回路をＩＣに内置する場
合、その時定数要素である抵抗の抵抗値とキャパシタの
容量値は、製造ノロセス上の種々のばらつき要因によシ
大きくばらつく。これはフィルタの特性を狂わせるため
、調整が必要となる。

一方、ＩＣ内では抵抗や容量の比（相対精度）は比較的
正確に実現することができる。したかつ、て、時定数の
ばらつき分のみを一箇所でまとめて調整することでフィ
ルタの特性を調整することが可能でおυ、一般にこの方
法がとられる。

その一つに各９ｍアンプの１１ｍ値を制御する方法があ
る。この場合、パイカッド回路の構成要素である１ｍア
ンプはその１ｍ値が電子制御できるようなものでなけれ
ばならない。

このような１ｍアンプとして用いられる回路の１つに、
第４図に示す差動増幅回路がある。第４図において、１
１は負極性入力端子（−）、１２は正極性入力端子（＋
）、１３は電流出力端子（ＯＵＴ　）である。負極性入
力端子１１はトランジスタＱｒ及びそのエミッタ抵抗Ｒ
８１よシなるエミッタホロワ回路を介してトランジスタ
Ｑ２のベースに接続され、正極性入力端子１２はトラン
ジスタＱ３及びそのエミッタ抵抗Ｒ２□（＝Ｒ，＝Ｒつ
〕よりなるエミッタホロワを介してトランジスタＱ４の
ベースに接続される。トランジスタＱｚ　　−Ｑ４の各
ベースはそれぞれグイオード接続されたトランジスタＱ
ｓ　　、Ｑａを介して定電流源ＩＰ、１（−Ｉ、）に接
続される。トランジスタＱ２．Ｑ４は差動対であり。

定電流源工。、　Ｉ、（Ｉ、−４Ｉ０）と共に差動回路
を構成し、Ｑ２のコレクタは出力端子１３に接続される
。

すなわち、この差動増幅回路は、トランジスタＱｌ　、
Ｑａ　、Ｑ５　、Ｑ６　と抵抗ＲＥ１１ＲＩＣ２とで各
入力端子ｌｌ、１２の入力信号をそれぞれ電圧−電流変
換し、トランジスタＱ２．Ｑ４　とで電流を工。Ａ、倍
し、定電流源１１を負荷として、出力端子１３から電流
出力するものである。この回路のもは次式で与えられる
。

（１）式において、微小信号入力の場合、ｌ＜八なので
１次式で近似できる。

（２）式から明らかなように、１１ｍは工。と■８の比
を変えることで制御することができるものである。この
回路はグイナミックレンソが広く、パイカッド回路を構
成する際のレベルシフト回路が不要であるという利点を
有する。

ところが、実際には、（１）式かられかるように。

この式の分母の第２項に交流電流成分ｌが含まれている
。これは入力信号の振幅に対し、Ｉｍの（ＵＥ変化する
ことを意味しておシ、特に大信号入力に対する歪発生の
原因となる。また、その項の■、は絶対温度に比例する
定数（熱温度）であり、ｌｌｌＴｌの値が温度ドリフト
することを表わす。このように、上記のような従来の差
動増幅回路は、温度ドリフトが大きく、歪を発生しやす
いという欠点があり、フィルタ回路のＩｒｎアンプとし
て用いた場合にはフィルタの特性が悪化してしまう。

（発明が解決しようとする問題点）以上のように、従来の差動増幅回路では、温度ドリフト
が大きく、歪を発生しやすいため、もアンプに適さない
という問題があった。

この発明は上記問題を解決するためになされたもので、
温度ドリフトが少なく、かつ大信号入力時であっても歪
が極めて小さい差動増幅回路を提供することを目的とす
る。

［発明の構成］（問題点を解決するための手段）この発明に係る差動増幅回路は、各ベースがそれぞれ第
１及び第２の入力端に接続される第１及び第２のトラン
ジスタと、前記第１及び第２のトランジスタの各エミッ
タにそれぞれ一端が接続される第１及び第２の抵抗と、
前記第１及び第２の抵抗の他端にそれぞれベース及びコ
レクタが共通接続される第３及び第４のトランジスタと
、前記第３及び第４のトランジスタの各エミッタが共通
接続される第１の電流源と、前記第３及び第４のトラン
ジスタの各ベース及びコレクタ端にそれぞれベースが接
続される第５及び第６のトランジスタと、前記第５及び
第６のトランジスタの各エミッタが共通接続される第２
の電流源とを有し、前記第１及び第２の入力端に入力差
動電圧を加え、前記第５まだは第６のトランジスタのコ
レクタに出力電流を得るものにおいて、前記第３のトラ
ンジスタに流れる電流に対応する電流を発生して前記第
２のトランジスタのエミッタ電流に加ＪＬＩ、前記第４
のトランジスタに流れる電流に対応する電流を発生して
前記第１のトランジスタのエミッタ電流に加算する補償
回路を具備して構成される。

（作用）上記構成による差動増幅回路は、補償回路によって第１
及び第２のトランジスタに流れる信号電流にそれぞれ逆
相の信号電流を加算して信号電流を相殺し、第１及び第
２のトランジスタの各エミッタに接続された第Ｊ及び第
２の抵抗による非線形成分を抑制する。

（実施例）以下、第１図乃至第３図を診照してこの発明の詳細な説
明する。

第１図は第４図に示した回路にこの発明を適用した場合
の第１の実施例を示している。第１図において第４図と
同一部分には同一符号を付して示す。

この回路は、前記トランジスタＱ２　　、Ｑ４とそれぞ
れベースを共通にしだ差動対トランジスタＱ７　　、Ｑ
８　を設け、Ｑ？、Ｑ８の各エミッタを共通にして定電
流源工。２（＝エラ）に接続し、Ｑ７のコレクタをＱ３
のエミッタに、Ｑｓ　のコレクタをＱｌのエミッタに接
続したものである。

上記構成において、今、入力端子１１．１２間に信号電
圧が与えられているとする。このとき、トランジスタＱ
ｓ　にｉの電流が流れるとすると、トランジスタＱ６に
は−１の信号電流が流れる。差動対トランジスタＱ？−
Ｑｓは差動対トランジスタＱｘ　　、Ｑａ　とベースが
共通でかつバイアス電流が等しいので、ＱｓにはＱ６と
等しい信号電流−１が流れ、ＱｙＫはＱ５と等しい信号
電流Ｉが流れる。したがって、Ｑ３に流れる信号電流は
Ｑ６側の−ｌとＱ７側の１が打ち消し合ってＯＫなシ、
Ｑｌに流れる信号電流はＱｓ側のｌとＱ８側の−１が打
ち消し合ってＯＫなる。この結果、トランジスタＱｔｒ
Ｑｓのエミッタ抵抗Ｒ１：１１ＲＩＣ２による非線形項
は輻を与える式から除去することができ、Ｑｓ　　、Ｑ
ｓ　のエミッタ抵抗ＲＥ１１Ｒ１１２による非線形項の
み残る。つまり、この回路のＩｍは次式で与えられる。

（但し、ＩはＱｓ、Ｑｓ　のエミッタに流れる′直流の
交流成分）・・・（３）これは、（１）式で与えられている第４図の回路の亀に
比べ、非線形項である分母の！ｇ２項が杯になっている
。

したがって、上記構成による差動増幅回路は、第４図の
従来回路に比べて温度ドリフト及び歪は半減する。また
、第４図の従来回路の持つグイナミックレンソの広い点
、パイカット“回路を構成する際のレベルシフト回路が
不要である点は基本構成が同じなのでそのまま受は継い
でいる。

第２図は第２の実施例を示すもので、第１図に示した回
路にレベルシフト用のダイオード接続のトランジスタＱ
ｅ＋ＱｔｏをＱｔ、Ｑｓの各エミッタに付加したもので
ある。このように、人カトランソスタＱｌ　　、Ｑｌ１
のエミッタの直後にダイオード接続のトランジスタＱ９
１Ｑ１０をおいだとしても、Ｑ９１Ｑ１０に流れる電流
は直流成分のみなので、この回路の！１１１１はＱ９１
Ｑ１０のエミッタ抵抗に無関係に、やはシ（３）式で与
えられる。尚、トランジスタＱｅ＋Ｑｔｏの代わシに抵
抗を挿入しても同様である。

したがって、上ｄ己構成によれば、’Ｉｎの値を変え一
１〇− ることなく、簡単にレベルシフトが可能であり、この回
路を用いてパイカッド回路を実現する場合、最適な入力
ＤＣレベルを容易に選択することができる。

第３図は第３の実施例を示すもので、第１図に示した回
路のトランジスタＱｉｔＱｓのエミッタにそれぞれ定電
流源■。３．工Ｅ４　（ＩＥ３　”　■１４　””　’
Ｉ、）を接続し、前記定電流源■８゜の電流量を２１．
としたものである。

上記構成において、以下その動作について説明する。尚
、ここでは説明を簡単にするため、Ｑｚ＋Ｑ４のベース
電流を極めて小さいものとして無視する。

すなわち、トランゾスタＱ８のコレクタ電流はＱｓのエ
ミッタ電流の２倍に、Ｑ７のコレクタ電流はＱ５のエミ
ッタ電流の２倍になる。今、入力端子１１．１２間に信
号電圧が与えられてｂるとする。このとき、トランジス
タＱ５に流れる信号電流をｉとすると、トランゾスタＱ
６には−Ｉの信号を流が流れる。このため、Ｑｓ　　、
Ｑａに流れる電流Ｉ　Ｅ　ｅ　５　＊　■ｔ　Ｑ　６は
、それぞれ■ Ｉ−−−１−＋　　　　　　　　　　　　　　・・・（
４）ＩＣＱ５　２Ｉ。

１＝−−−１・・・（５）ＸＱ６　　２となる。また、Ｑｔ−Ｑｓに流れる電流ＩＥｑ１１　■
ＥＱ５は、それぞれ ’ｇｑ１　＝　ＩＥＱ５　＋ｊｌＱ６’Ｅ＝　Ｉ　　　
＋　２ＩＸ、６−１ｇＱ５Ｉ。

ｍ−−１・・・（６） ’１ｅＱ２　＝　■ＫＱ６　＋ＩＫＱ７−ＩＥ＝■つＱ
ｓ　＋２ＴＥＱ５　　’Ｅ ■ ＝ユ＋ｉ　　　　　　　　　　・・・（７）となる。こ
の結果ｓ　Ｑ　ｓ　　ｅ　Ｑｓの各ベース・エミッタ間
電圧ＶＢ　Ｋ　５　！　”　ｎ　Ｅ　５は等しくなシ、
またＱｌ　。

Ｑｓの各ベース・エミッタ間電圧ＶＢＥ１１ＶＢＫ５も
等しくなシ、互いに打ち消し合うため、入力端子１１．
１２間に与えられた信号電圧はそのまま抵抗Ｒ，，Ｒ，
□に分配して印加されることＫなる。したがって、この
部分のトランスコンダクタンスはエミッタ抵抗ＲＦ、１
．Ｒ，□にょる非線形項が消え。

この回路のＩｒｎの値は次式で与えられる。

したがって、上記構成による差動増幅回路は、（８）式
から明らかなように、その、９ｆｎＫ＠度ドリフトがな
く、シかも入力振幅がリミッタレベルに達するまで全く
歪が生じないという優れた特性を有する。このため、Ｉ
Ｃに内蔵するアクティブフィルタを構成するトランスコ
ンダクタンスアンプとして、利用価値が極めて大きい。

［発明の効果］以上のようＫこの発明によれば、温度ドリフトが少なく
、かつ大信号入力時であっても歪が極めて小さい差動増
幅回路を提供することができる。

【図面の簡単な説明】

第１図はこの発明に係る差動増幅回路の第１の実施例を
示す回路図、第２図はこの発明に係る第２の実施例を示
す回路図、第３図はこの発明に係る第３の実施例を示す
回路図、第４図はこの発明を適用可能とする従来の差動
増幅回路を示す回路図である。１１．１２・・・入力端子、１３・・・出力端子、Ｑ１
〜Ｑ１゜・・・トランゾスタ、Ｉ　、Ｉ　、Ｉ、６・・
・定電流源。Ｒ８１ｒ　Ｒｚ２・・・エミッタ抵抗。

Claims

【特許請求の範囲】

各ベースがそれぞれ第１及び第２の入力端に接続される
第１及び第２のトランジスタと、前記第１及び第２のト
ランジスタの各エミッタにそれぞれ一端が接続される第
１及び第２の抵抗と、前記第１及び第２の抵抗の他端に
それぞれベース及びコレクタが共通接続される第３及び
第４のトランジスタと、前記第３及び第４のトランジス
タの各エミッタが共通接続される第１の電流源と、前記
第３及び第４のトランジスタの各ベース及びコレクタ端
にそれぞれベースが接続される第５及び第６のトランジ
スタと、前記第５及び第６のトランジスタの各エミッタ
が共通接続される第２の電流源とを有し、前記第１及び
第２の入力端に入力差動電圧を加え、前記第５または第
６のトランジスタのコレクタに出力電流を得る差動増幅
回路において、前記第３のトランジスタに流れる電流に
対応する電流を発生して前記第２のトランジスタのエミ
ッタ電流に加算し、前記第４のトランジスタに流れる電
流に対応する電流を発生して前記第１のトランジスタの
エミッタ電流に加算する補償回路を具備したことを特徴
とする差動増幅回路。