JPS6389901A - プログラマブルコントロ−ラの制御回路 - Google Patents
プログラマブルコントロ−ラの制御回路Info
- Publication number
- JPS6389901A JPS6389901A JP23453786A JP23453786A JPS6389901A JP S6389901 A JPS6389901 A JP S6389901A JP 23453786 A JP23453786 A JP 23453786A JP 23453786 A JP23453786 A JP 23453786A JP S6389901 A JPS6389901 A JP S6389901A
- Authority
- JP
- Japan
- Prior art keywords
- output
- programmable controller
- gate
- monitoring device
- plant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Safety Devices In Control Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発°明はプラント制御装置としてプログラマブルコ
ントローラを用いて、プラント／プロセスを制御する場
合に、そのプログラマブルコントローラの異常時に、上
記プラント／プロセスを安全側に制御するプログラマブ
ルコントローラの制御回路に関する。
ントローラを用いて、プラント／プロセスを制御する場
合に、そのプログラマブルコントローラの異常時に、上
記プラント／プロセスを安全側に制御するプログラマブ
ルコントローラの制御回路に関する。
第３図は、例えば「入出力制御とシステム構成」（オー
を社１発、行、昭和５７年３月２０日）に記載されてい
る従来のプログラマブルコントローラの出力方式を示す
ブロック図であシ、１は論理動作を行ない、計算機とし
て用いられたプログラマブルコントローラ（以下ＰＣと
呼ぶ）、２はＤフリップフロップである。なお、前記Ｐ
ＣＩは制御指令に対応するデータをＤフリップフロップ
２のデータ人力りに、またストローブパルδをＤフリッ
プフロップ２のクロック人力Ｃに出力する。
を社１発、行、昭和５７年３月２０日）に記載されてい
る従来のプログラマブルコントローラの出力方式を示す
ブロック図であシ、１は論理動作を行ない、計算機とし
て用いられたプログラマブルコントローラ（以下ＰＣと
呼ぶ）、２はＤフリップフロップである。なお、前記Ｐ
ＣＩは制御指令に対応するデータをＤフリップフロップ
２のデータ人力りに、またストローブパルδをＤフリッ
プフロップ２のクロック人力Ｃに出力する。
第４図は上記ＰＣＩ、Ｄフリ゛ツブフロップ２と外部シ
ステムの関係を示すもので、３は操作制御盤、４はプラ
ント／プロセスを示す。
ステムの関係を示すもので、３は操作制御盤、４はプラ
ント／プロセスを示す。
次に動作について説明する。操作制御盤３からの信号は
、プラント／プロセス４からの信号と共に、ＰＣＩに入
力されてＰＣｌ内であらかじめプログラムされているロ
ジックに従ってＤフリップフロップ２に出力される。Ｄ
フリップフロップ２では、二値の制御指令であるデータ
とス） ｏ−プを遷移させる時刻により出力するデータ
の値を識別し、プラント／プロセス４に制御信号を発信
する。
、プラント／プロセス４からの信号と共に、ＰＣＩに入
力されてＰＣｌ内であらかじめプログラムされているロ
ジックに従ってＤフリップフロップ２に出力される。Ｄ
フリップフロップ２では、二値の制御指令であるデータ
とス） ｏ−プを遷移させる時刻により出力するデータ
の値を識別し、プラント／プロセス４に制御信号を発信
する。
従来のＰＣ制御回路においては以上のように構成されて
いるので、ＰＣＩそのものの異常を検出していないため
、ＰＣＩ異常時のＰＣＩからの誤出力を防ぐことができ
ず、従って、その場合、ＰＣＩからの誤出力によシ補機
や弁を誤動作させてプラント／プロセス４に影響を及ぼ
すので、運転員の手でＰＣＩを切シ離した上で、プラン
ト／プロセス４の修復操作を行う必要があるなどの問題
点があった。
いるので、ＰＣＩそのものの異常を検出していないため
、ＰＣＩ異常時のＰＣＩからの誤出力を防ぐことができ
ず、従って、その場合、ＰＣＩからの誤出力によシ補機
や弁を誤動作させてプラント／プロセス４に影響を及ぼ
すので、運転員の手でＰＣＩを切シ離した上で、プラン
ト／プロセス４の修復操作を行う必要があるなどの問題
点があった。
この発明は上記のような問題点を解消するためになされ
たもので、ＰＣの異常時、これを検知するとともに、プ
ラント／プロセスが安全側に動作するようにして、この
プラント／プロセスに悪影響を及ぼすことなく、運転を
継続させることができるプログラマブルコントローラの
制御回路を得ることを目的とする。
たもので、ＰＣの異常時、これを検知するとともに、プ
ラント／プロセスが安全側に動作するようにして、この
プラント／プロセスに悪影響を及ぼすことなく、運転を
継続させることができるプログラマブルコントローラの
制御回路を得ることを目的とする。
この発明にかかるプログラマブルコントローラの制御回
路は、ＰＣの出力を監視して、このＰＣ６異常を検知す
る監視装置を備え、異常時にはプラント／プロセスを安
全側に制御する信号をロジック回路から出力するように
構成したものである。
路は、ＰＣの出力を監視して、このＰＣ６異常を検知す
る監視装置を備え、異常時にはプラント／プロセスを安
全側に制御する信号をロジック回路から出力するように
構成したものである。
この発明における監視装置は、ＰＣの異常をと−のＰＣ
の出力信号の周期性と規則性とから検知し、この異常検
知時に、ロジック回路によってＤフリップフロップの出
力をブロックし、かつプラント／プロセスを安全側に動
作させる信号を、そのプラント／プロセスへ出力するよ
うに作用する。
の出力信号の周期性と規則性とから検知し、この異常検
知時に、ロジック回路によってＤフリップフロップの出
力をブロックし、かつプラント／プロセスを安全側に動
作させる信号を、そのプラント／プロセスへ出力するよ
うに作用する。
以下、この発明の一実施例を図についそ説明する。第１
図において、５は監視装置であシ、プログラマブルコン
トローラ１の出力信号を□監視し、この出力信号の周期
性と規則性とから、そのプログラマブルコントローラ１
の異常を検知する。６はロジック回路で、Ｄフリップフ
ロップ２の出力および監視装置５の出力を入力とするＡ
ＮＤゲート７、監視装置５の出力を反転するインバータ
８、ＡＮＤゲート７の出力およびインバータ８の出力を
入″力と子るＯＲゲート９とからなる。
図において、５は監視装置であシ、プログラマブルコン
トローラ１の出力信号を□監視し、この出力信号の周期
性と規則性とから、そのプログラマブルコントローラ１
の異常を検知する。６はロジック回路で、Ｄフリップフ
ロップ２の出力および監視装置５の出力を入力とするＡ
ＮＤゲート７、監視装置５の出力を反転するインバータ
８、ＡＮＤゲート７の出力およびインバータ８の出力を
入″力と子るＯＲゲート９とからなる。
次に動作を説明する。
ＰＣＩからの信号はＤフリップフロップ２、および監視
装置５に出力されるが、この監視装置５ではデータとス
トローブ信号の周期性と規則性によってＰＣｌの異常（
故障）を検知し、ＰＣＩ異常の場合にはＤフリップフロ
ップ２からの制御信号を四シック回路６によってブロッ
クする。つまり、監視装置５は上記異常時にローレベル
の信号″０１を出力し、ＡＮＤゲート７の出力を１０１
にして、プラント／プロセス４への出力をブロックする
。一方、監視装置５が出力するローレベルの信号は、イ
ンバー夕８で反転されて１１１となＪ、ＯＲゲート９を
介して、プラント／プロセス４にこれを安全側（異常発
生直前の状態に維持、弁開／閉）に保持制御する信号と
して出力する。 ”第２図は上記異常時に、プラント
／プロセス４をオフとする安全側（ポンプ停止）に保持
制御する例を示し、ここではロジック回路６がＤフリッ
プフロップ２と監視装置５の各出力を入力とするＡＮＤ
ゲート７のみから構成されている。これによれば、監視
装置５が上記異常を検知したとき、ローレベルの信号Ｗ
□Ｉを出力するので、ＡＮＤゲート７の出力もｗｏｌと
なシ、プラント／プロセス４の動作を停止させることに
なる。
装置５に出力されるが、この監視装置５ではデータとス
トローブ信号の周期性と規則性によってＰＣｌの異常（
故障）を検知し、ＰＣＩ異常の場合にはＤフリップフロ
ップ２からの制御信号を四シック回路６によってブロッ
クする。つまり、監視装置５は上記異常時にローレベル
の信号″０１を出力し、ＡＮＤゲート７の出力を１０１
にして、プラント／プロセス４への出力をブロックする
。一方、監視装置５が出力するローレベルの信号は、イ
ンバー夕８で反転されて１１１となＪ、ＯＲゲート９を
介して、プラント／プロセス４にこれを安全側（異常発
生直前の状態に維持、弁開／閉）に保持制御する信号と
して出力する。 ”第２図は上記異常時に、プラント
／プロセス４をオフとする安全側（ポンプ停止）に保持
制御する例を示し、ここではロジック回路６がＤフリッ
プフロップ２と監視装置５の各出力を入力とするＡＮＤ
ゲート７のみから構成されている。これによれば、監視
装置５が上記異常を検知したとき、ローレベルの信号Ｗ
□Ｉを出力するので、ＡＮＤゲート７の出力もｗｏｌと
なシ、プラント／プロセス４の動作を停止させることに
なる。
以上のように、この発明によれば、ＰＣの異常を外部の
監視装置で検知できるようＫＬ、、ＰＣが異常の場合に
は、Ｄフリップフロップの出力をブロックするとともに
、プラント／プロセスを安全側に動作するような信号を
出力するロジック回路を設けるように構成したので、プ
ラント／プロセスに悪影響を及ぼすことなく、運転継続
を可能にしたシ、あるいは停止させたシすることができ
るものが得られる効果がある。
監視装置で検知できるようＫＬ、、ＰＣが異常の場合に
は、Ｄフリップフロップの出力をブロックするとともに
、プラント／プロセスを安全側に動作するような信号を
出力するロジック回路を設けるように構成したので、プ
ラント／プロセスに悪影響を及ぼすことなく、運転継続
を可能にしたシ、あるいは停止させたシすることができ
るものが得られる効果がある。
第１図はこの発明の一実施例によるプログラマブルコン
トローラの制御回路を示すブロック図、第２図は他の実
施例を示すブロック図、第３図は従来のプログラマブル
コントローラの制御回路を示すブロック図、第４図は第
３図の制御回路と外部システムとの全体構成を示すブロ
ック図である。 １はプログラマブルコントローラ（ＰＣ）、２はＤフリ
ップフロップ、４はプラント／プロセス、５は監視装置
、６はロジック回路、７はＡＮＤゲート、８はインバー
タ、９はＯＲゲート。 なお、図中、同一符号は同一、または相当部分を示す１
、 特許出願人 三菱電機株式会社 第１ 図 第２図 ら
トローラの制御回路を示すブロック図、第２図は他の実
施例を示すブロック図、第３図は従来のプログラマブル
コントローラの制御回路を示すブロック図、第４図は第
３図の制御回路と外部システムとの全体構成を示すブロ
ック図である。 １はプログラマブルコントローラ（ＰＣ）、２はＤフリ
ップフロップ、４はプラント／プロセス、５は監視装置
、６はロジック回路、７はＡＮＤゲート、８はインバー
タ、９はＯＲゲート。 なお、図中、同一符号は同一、または相当部分を示す１
、 特許出願人 三菱電機株式会社 第１ 図 第２図 ら
Claims (3)
- （１）操作制御盤から操作指令を受けて論理動作を行な
うプログラマブルコントローラと、このプログラマブル
コントローラの演算結果に基づいて２値の制御指令をラ
ッチするＤフリップフロップを設けたプログラマブルコ
ントローラの制御回路において、前記プログラマブルコ
ントローラからの出力信号を鑑視し、この出力信号の周
期性と規則性からそのプログラマブルコントローラの異
常を検知する監視装置と、この監視装置による異常検知
時に、前記Ｄフリップフロップの出力をブロックすると
ともに、プラント／プロセスを安全側に制御する信号を
出力するロジック回路とを設けたことを特徴とするプロ
グラマブルコントローラの制御回路。 - （２）ロジック回路を、Ｄフリップフロップおよび監視
装置の各出力を入力とするＡＮＤゲートとしたことを特
徴とする特許請求の範囲第１項記載のプログラマブルコ
ントローラの制御回路。 - （３）ロジック回路を、Ｄフリップフロップおよび監視
装置の各出力を入力とするＡＮＤゲートと、このＡＮＤ
ゲートの出力と上記監視装置の出力を反転した出力とを
入力とするＯＲゲートとから構したことを特徴とする特
許請求の範囲第１項記載のプログラマブルコントローラ
の制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23453786A JPS6389901A (ja) | 1986-10-03 | 1986-10-03 | プログラマブルコントロ−ラの制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23453786A JPS6389901A (ja) | 1986-10-03 | 1986-10-03 | プログラマブルコントロ−ラの制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6389901A true JPS6389901A (ja) | 1988-04-20 |
Family
ID=16972579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23453786A Pending JPS6389901A (ja) | 1986-10-03 | 1986-10-03 | プログラマブルコントロ−ラの制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6389901A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005310138A (ja) * | 2004-04-16 | 2005-11-04 | Sick Ag | プロセス制御方法及び装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5935202A (ja) * | 1982-07-23 | 1984-02-25 | ロ−ベルト・ボツシユ・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング | マイクロコンピユ−タで制御される装置系のための緊急作動装置 |
-
1986
- 1986-10-03 JP JP23453786A patent/JPS6389901A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5935202A (ja) * | 1982-07-23 | 1984-02-25 | ロ−ベルト・ボツシユ・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング | マイクロコンピユ−タで制御される装置系のための緊急作動装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005310138A (ja) * | 2004-04-16 | 2005-11-04 | Sick Ag | プロセス制御方法及び装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5638510A (en) | Multiplexed system with watch dog timers | |
| JPS6389901A (ja) | プログラマブルコントロ−ラの制御回路 | |
| JPS59119453A (ja) | Ｃｐｕ暴走監視回路 | |
| JPH01246602A (ja) | プログラマブルコントローラ用特殊機能ユニット | |
| JPS61138301A (ja) | プログラマブルコントロ−ラの制御回路 | |
| EP4225535A1 (en) | Robot watchdog | |
| JPH0395636A (ja) | フェイルセーフ回路の診断方式 | |
| JPH0331065A (ja) | 電動パワーステアリングのフェイルセーフ回路 | |
| JPH037961B2 (ja) | ||
| JP2554268B2 (ja) | 計算機分散システム | |
| JP2002123301A (ja) | コントロール装置 | |
| JPH0439707A (ja) | 数値制御装置の非常停止装置 | |
| JPH04105151A (ja) | 入出力制御装置 | |
| JP2625549B2 (ja) | 調節計の制御機構 | |
| JPS63269234A (ja) | 系統切替装置 | |
| JPH01124035A (ja) | 出力データ制御装置 | |
| JPH0251748A (ja) | マイクロコンピュータ | |
| JPS62279430A (ja) | 情報処理装置 | |
| JPH0624882Y2 (ja) | フエ−ルセ−フ回路 | |
| JPS63175901A (ja) | デイジタルステ−タス信号出力器 | |
| JPH03142632A (ja) | 初期値決定装置 | |
| JPS5841536B2 (ja) | システム制御装置のデユアル運転方式 | |
| JPH0536501U (ja) | 電子機器の制御装置 | |
| JPS6324432A (ja) | デイジタル入出力制御装置 | |
| JPH0335341A (ja) | ステータス信号検出器 |