JPS63177364A - 利得制御回路 - Google Patents

利得制御回路

Info

Publication number
JPS63177364A
JPS63177364A JP825387A JP825387A JPS63177364A JP S63177364 A JPS63177364 A JP S63177364A JP 825387 A JP825387 A JP 825387A JP 825387 A JP825387 A JP 825387A JP S63177364 A JPS63177364 A JP S63177364A
Authority
JP
Japan
Prior art keywords
gain
voltage
amplitude
control
gain control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP825387A
Other languages
English (en)
Inventor
Norio Nakamura
中村 則男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP825387A priority Critical patent/JPS63177364A/ja
Publication of JPS63177364A publication Critical patent/JPS63177364A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) この発明は自動利得制御回路に関し、特に磁気ディスク
装置のデータ読取抄回路に関する。
(従来の技術) 磁気ディスク装置ではデータの書込みと読取りを同一の
磁気ヘッドで兼用するのが一般的であり、データの書込
み時はデータを読取ることができない。またデータの書
込み時は書込みに起因する有害な誘導ノズルが磁気ヘッ
ドや周辺回路に発生し、異常振幅の読取信号として自動
利得制御回路に入力される。そのため前記異常振幅の読
取18号に対しては自動利得制御を中断する方法が用い
られる。ところで自動利得制御を中断することに付随す
る問題として、中断時は自動利得制御回路の利得が増加
する傾向にあシ、正常振幅の読取信号が再び入力され、
自動利得制御に復帰したとき一定振幅の読取信号を出力
するまでかなシ応答時間を要する。
磁気ディスク装置の自動利得制御回路に要求される特性
としては、前記異常振幅の読取信号が入力されたとき前
記自動利得回路の利得が変化しないことと、正常振幅の
読取信号が入力されたときは高速に自動利得制御を行な
い、一定擾幅の読取信号を出力することである。
次に上述した要求を実現するための従来技術について説
明する。
第4図に従来用いられている回路例を示し動作を説明す
る。
端子lは自動利得制御回路に供給される電源端子である
。端子2.3は読取信号が差動影信号として供給される
入力端子である。端子4.5は一定振幅に揃えられた読
取信号を差動影信号で出力する出力端子である。端子5
は出力端子4.5に出力される読取信号の振幅を設定す
るだめの電圧を供給する振幅設定端子である。破線で示
したブロック23は可変利得器であシ、入力端子2.3
に供給された読取信号の利得をトランジスタ14゜15
のベース電圧と電源8の電圧差に応じて変化させる機能
を有する。6は振幅検出器であ如、振幅設定端子5に供
給される電圧と出力端子4,5に出力される読取信号の
振幅電圧とを比較し、前記振幅設定端子5の電圧に比べ
出力端子4.5の振幅電圧が高い時間だけ一定の電圧あ
るいは電流を出力する。7はスイッチでデータの書込み
時は開放となり、読取)時は短絡となるように動作する
。抵抗器18.19とコンデンサ17は利得を決定する
電圧を供給するとともに、自動利得制御回路の応答時間
を決定するものである。抵抗器18は、前記利得を低下
させるのに関与し、抵抗器19は逆に利得を増加させる
のに関与する。一般に抵抗器18の抵抗値は抵抗器19
よりかなシ小さく設定し、大振幅の読取信号に対する応
答を速くし、小振幅の読取信号に対しては遅くしている
。
第4図に示す自動利得制御回路は入力端子2゜3に供給
される読取信号の利得を変化させ振幅設定端子5の電圧
に相当した一定振幅の読取信号を出力するとともに、前
述したデータ書込み時に発生する異常振幅の読取信号に
よって自動利得制御を行なわないようにするためスイッ
チ7を開放または短絡することによって対策している。
ところでスイッチ7で対策することに付随して、データ
書込み時にスイッチ7が開放になるため、抵抗器19を
介してコンデンサ17の電荷が放電し、コンデンサ17
の電圧が低下することによって、前記利得が増加する問
題がある。そのためデータ読取抄時に正常振幅の読取信
号が供給されても利得が定常状態に復帰するための応答
時間が必要となり、出力端子4.5には前記応答時間だ
け遅れてから一定振幅の読取信号が出力される。
ディスク上の各シリンダに磁気ヘッドの位置決めを行な
うために用いるサーボ情報を予め書込んでおき、そのサ
ーボ情報を読取りながら磁気ヘッドの位置決めを行なう
セクタ・サーボ方式やインデックス・サーボ方式あ磁気
ディスク装置では、前記定常状態に復帰するための応答
時間が短かい方が好ましい。なぜなら書込みデータの直
後に位置するディスク上にサーボ情報が書込まれている
ため、前記応答時間に相当する情報量だけ無駄な情報を
ディスク上に書込まなければならないからである。これ
は磁気ディスク装置の有効な記憶容量を低下させること
になる。
自動利得制御回路を改良することによって前記有効な記
憶容量を増大させることが要求される。
(発明が解決しようとする問題点) 前述したセクタ・サーボ方式やインデックス・サーボ方
式を用いた磁気ディスク装置へのデータの書込みはディ
スク上に用意された各シリンダにサーボ情報を予め書込
み、さらにトラック゛フォーマットを書込んだ後行なう
。
磁気ディスク装置の性能の一つに記憶容量がある。ある
磁気ディスク装置において記憶可能な総容量は一定であ
る。サーボ情報の情報量とトラック・7オーマツトに費
やす情報量が増加すると、その増加した情M量に相当す
る分だけ書込めるデータの情報量が低下し、前記した磁
気ディスク装置の有効な記憶容量を低下させることにな
る。そこで前記サーボ情報とトラック・フォーマットに
費やす情報量を可能な限り低減し磁気ディスク装置の有
効な記憶容量を増大させることが望ましい。
本発明の目的はサーボ情報に含まれていた自動利得制御
回路のための情報を無くし、磁気ディスク装置の有効な
記憶容量を増大させることの可能な改良された自動利得
制御回路を提供することにある。
〔発明の構成〕
(問題を解決するための手段) 前記したセクタ・サーボ方式やインデックス・サーボ方
式を用い九磁気ディスク装置では書込データの直後に位
置する領域にサーボ情報を埋込形成している。サーボ情
報は自動利得制御回路を所定の利得に設定するためのA
GCパターンと磁気ヘッドの位置情報とから構成されて
いる。前記AGCパターンは前記位置情報を正確に読取
るのに役立っている。本発明は前記A G Cハターン
が存在しなくても前記位置情報を正確に読取ることが出
来るように自動利得制御回路に固定利得制御機能を付加
し、サーボ情報(AGCパターンは含まない)は固定利
得制御モードで、サーボ情報以外の情報は自動利得制御
モードで行なう。
固定利得制御モードでは正確な利得設定が要求され自動
利得制御回路に利得を検出する手段を付加することによ
って実現している。本発明によってサーボ情報を低減す
ることが可能となル、磁気ディスク装置の有効な記憶容
量を増大させることができるようになった。
(作 用) 本発明の自動利得制御回路は固定利得制御と自動利得制
御を切り換えて動作させるととができ、可変利得器、振
幅検出器、変換器、制御電圧発生器、利得検出器の5つ
機能ブロックが構成されてイル。次に前記5つ機能ブロ
ックの働きを列記する。
■可変利得器・・・・・・供給された読取信号の利得を
変化し所望の振幅電圧に読取信号を増幅し出力端子と振
幅検出器に供給する。
Q)S幅比較器・・・・・・可変利得器から供給される
振幅電圧と前記振幅電圧を設定するだめの所定の電圧と
比較し、それら両者の振幅差に相当する差信号を変換器
に供給する。
■変換器・・・・・・自動利得制御モードと固定利得制
御モードと選択することができ、そのモードにおける利
得を電圧あるいは電流に変換して出力する。このとき固
定利得制御モードでは外部が利得を設定することが出来
る。
■制御電圧発生器・・・・・・前記変換器から供給され
る電圧あるいは電流に応じた利得設定電圧を発生し、前
記可変利得器と利得検出器に供給する。
■利得検出器・・・・・・前記制御電圧発生器と可変利
得器に接続されていて、前記可変利得器の利得を等制約
に検出し、その利得を前記制御電圧発生器に供給する。
本発明は前記制御電圧発生器と利得検出器によって、指
定された利得とのずれを検出・補正することができる。
これによって固定利得制御モードで要求される高精度の
利得設定を行なうことができる。
(実施例) 以後図面を参照しながら本発明の実施例を詳細に説明す
る。第2図において波形(a)は自動利得制御回路に供
給される振幅変動を伴なう読取信号を表わす、波形(b
)は読取信号(a)を全波もしくは半波整流した整流波
形とkは所望する読取信号の振幅電圧を示す電圧レベル
を表わす。
波形(C)は前記振幅電圧レベルkに対し整流波形(b
)の電圧が高くなる領域を高レベルとする比較波形を表
わしている。自動利得制御では、比較波形(C)が高レ
ベルのときは利得を低下させるように動作し比較波形(
C)が低レベルのときは逆に利得を増加させるように動
作するため自動利得制御における自動利得回路の出力は
信号振幅が一定に揃った波形(d)となる。
第3図は自動利得制御回路を自動利得制御と固定利得制
御を切り換えたときの各信号波形を表わすものである。
第3図において波形(e)は第2図(a)と同じ振幅変
動を伴なう読取信号を表わしている。
波形(0は自動利得制御回路を自動利得制御と固定利得
制御とに切換える切換信号波形を表わし、切換信号(0
が低レベルのとき自動利得制御モードであり切換信号(
0が高レベルのとき固定利得制御モードである。波形(
g)は自動利得制御回路の出力信号波形を表わしており
、前記自動利得制御モードでは出力信号波形(g)の振
幅が一定に揃い、固定利得制御モードでは読取信号波形
(e)の振幅変動がそのまま現われている。出力信号波
形(g)の6部分に大振幅の出力が見られるのは、固定
利得制御モードから自動利得制御モードに切り換った直
後の利得を自動利得制御モードにおいて定常状態に達し
たときの利得よシ若干高く設定した理由による。
自動利得制御の応答速度は大振幅の読取信号に対しては
速く、小振幅の読取信号に対しては逆に遅く設定される
ため、固定利得制御モードから自動利得制御モードに切
り換った直後の利得は定常状態に達した利得より若干高
く設定するのが望ましい。
次に第1図に本発明の全体図を示し動作を説明する。
前述した様に本発明は5つの機能ブロックから構成され
ており、第1図90に示すブロックが可変利得器、91
に示すブロックが振幅検出器92に示すブロックが変換
器、93に示すブロックが制御電圧発生器、94に示す
ブロックが利得検出器を表わす。端子95は電源電圧端
子である。端子96.97は読取信号が供給される差動
形入力信号端子である。端子98.99は自動利得制御
回路の出力信号端子である。端子30は端子98゜99
に出力される信号振幅を設定するための電圧を供給する
振幅設定端子である。端子31は固定利得制御モードで
、利得を設定するための電圧を供給する固定利得設定端
子である。端子32は自動利得制御モードと固定利得制
御モードを切り換える信号を供給する切換信号端子であ
る。読取信号は端子96.97を介して差動増幅器を構
成しているトランジスタ60.61のベースに差動形入
力信号として供給される。抵抗器41.42は同じ抵抗
値を持つトランジスタ60.61の負荷抵抗でトランジ
スタ62.65を介して接続されている。トランジスタ
60〜65で構成されている可変利得器90の利得は近
似的に抵抗器4oと41あるいは40と42の比と1.
トランジスタ62と63あるいはトランジスタ64と6
5のコレクタ電流の比によって決定される。よってトラ
ンジスタ62.65とトランジスタ63.64のベース
電圧の差を変化させることによって利得を可変できる。
可変利得器90の出力はトランジスタ62と65のコレ
クタから差動形で取や出され、出力端子98.99と振
幅検出器91に供給される。
振幅検出器91は出力端子98.99の振幅電圧と振幅
設定端子30に供給されている電圧と比較し、その両者
の電圧の差に相当する信号を信号線80に供給する(第
2図(C)参照)。変換器92は振幅検出器96.端子
31.32および制御電圧発生器93に接続されていて
、切換信号端子32に供給される論理レベル(第3図(
0参照)によって振幅検出器と固定利得設定端子31か
ら供給される信号のどちらかを選択し、引込み電流に変
換して制御電圧発生器93に出力する。ここで制御電圧
発生器93を構成している抵抗器43と44゜抵抗器4
6と47.抵抗器45と50の抵抗値を各々等しく設定
する。また利得検出器94を構成している抵抗器48と
49の抵抗値も等しく設定する。そしてカレント・ミラ
ー回路を構成している抵抗器43と44および抵抗器4
8と49の抵抗値は小さな値とする。直流電圧74は抵
抗−5と50に流れる電流が零でもトランジスタ68と
69が動作領域になる様な電圧値に設定する。抵抗器4
6と47抵抗値および定電流源38の電流値はトランジ
スタ62.63.64.65.68゜69.70.71
が動作領域になる様に設定するものとする。また定電流
37の電流を便宜的にI。
アンペアとし、変換器92の引込み電流範囲をO〜IO
アンペアとする。
以上の条件で設定されているものとし、制御電圧発生器
93と利得検出器94の動作を説明する。
いま変換器によって出力される引込電流が増加しその引
込み電流値を2° アンペアとする。よってトランジス
タ66のコレクタ電流は2° アンペアとなる。トラン
ジスタ66と67はカレントミラー回路を構成している
ため、トランジスタ67のコレクタ電流も2°アンペア
に増加する。これによってトランジスタ68のベース電
圧が上昇し、トランジスタ68のコレクタ電位が低下し
、逆にトランジスタ69のコレクタ電位が上昇するため
利得検出器を構成しているトランジスタ70のコレクタ
電流が増加し、トランジスタ71のコレクタ電流が減少
する。トランジスタ72と73はカレントミラー回路で
あり、トランジスタ73のコレクタ電流はトランジスタ
72のコレクタ電流と等しくなる様に増加する。
トランジスタ73のコレクタ電流が増加することによっ
てトランジスタ69のベース電圧が上昇する。ここで制
御電圧発生器93と利得検出器94が安定状態になるの
は、トランジスタ68とトランジスタ69のベース電圧
がほぼ一致するときである。すなわち前記変換器の引込
電流がトランジスタ70のコレクタ電流と一致したとき
である。
トランジスタ70と71のコレクタ電流比はトランジス
タ63と62あるいはトランジスタ64と65のコレク
タ電流比に等しくなるため、結果的に変換器92の引込
み電流によって可変利得器の利得を制御できる。
〔発明の効果〕
セクタサーボ方式やインデックスサーボ方式ではサーボ
情報が予め埋込み形成されている。従来回路では前記サ
ーボ情報に自動利得制御回路を安定状態にするための情
報が必要であったのに対し本発明では必要とせずサーボ
情報を低減することが可能となった。これは磁気ディス
ク製蓋の有効な記憶容量を増大させることを意味する。
また本発明は高精度で固定利得を設定できA/Dコンバ
ータ、D/Aコンバータを付加することによってマイク
ロプロッセによる利得制御が容易に実現できる。
【図面の簡単な説明】
第1図は本発明の全体を示す図。第2図は自動利得制御
を行なう際の本発明における種々の信号波形を示す図。 第3図は自動利得制御と固定利得制御を切り換えた際の
本発明における種々の信号波形を示す図。 90・・・・・・可変利得器  91・・・・・・振幅
検出器92・・・・・・変換器    93・・・・・
・制御電圧発生器94・・・・・・利得検出器 96.97・・・・・・読取信号入力端子98.99・
・・・−・出力信号端子 30・・・・・・振幅設定端子 31・・・・・・固定利得設定端子 32・・・・・・切換信号端子 第2図 第3図 手続補正書く方式) %式% 1、事件の表示 特願昭62−8253号 2、発明の名称 利得制御回路 3、補正をする者 事件との関係 特許出願人 (307)  株式会社 東芝 4、代理人 〒105 東京都港区芝浦−丁目1番1号 7、補正の内容

Claims (3)

    【特許請求の範囲】
  1. (1)所定の電圧あるいは電流を供給する制御入力手段
    と、この制御入力手段と接続されていて、前記所定の電
    圧あるいは電流に相当する利得電圧を発生する制御電圧
    発生手段と、読取信号を供給する信号入力手段と、前記
    制御電圧発生手段および前記信号入力手段に接続されて
    いて、前記制御電圧に応じて利得を変化し、該利得で増
    幅された前記読取信号を出力する可変利得手段と、前記
    制御電圧発生手段と接続されていて、前記制御電圧から
    等価的に前記可変利得手段の利得を検出し、該利得に相
    当する信号を前記制御電圧発生手段に供給する利得検出
    手段とを有し、前記制御入力手段から供給する所定の電
    圧あるいは電流に応じて前記可変利得手段の利得を設定
    することを特徴とする利得制御回路。
  2. (2)読取信号を供給する入力手段と、この入力手段か
    ら供給される前記読取信号を一定の利得で増幅する固定
    利得手段と、前記読取信号の振幅変動に応じて利得を変
    化し所定の信号振幅に増幅する自動利得手段と、前記固
    定利得手段とを前記自動利得手段を切り換えて動作させ
    る利得モード選択手段と、前記利得モード選択手段によ
    って、前記固定利得手段と前記自動利得手段から出力さ
    れる信号を選択することを特徴とする利得制御回路。
  3. (3)読取信号を供給する入力手段と、前記入力手段お
    よび制御電圧発生手段に接続されていて、前記制御電圧
    発生手段から供給される利得電圧に応じて前記読取信号
    の利得を変化させる可変利得手段と、前記可変利得手段
    から供給される信号振幅電圧と所定の振幅電圧とを比較
    しその差電圧を出力する振幅比較手段と、前記振幅比較
    手段および所定の利得電圧を設定する固定利得選択手段
    に接続されていて、前記固定利得選択手段によって、前
    記振幅比較手段からの前記差電圧または前記固定利得選
    択手段で設定される利得電圧のどちらかの電圧を選択し
    、該電圧に相当する電流あるいは電圧を出力する変換手
    段と、前記変換手段と利得検出手段とに接続されていて
    、前記電流あるいは電圧に相当する利得電圧を出力する
    前記制御電圧発生手段と、前記可変利得手段および前記
    制御電圧発生手段とに接続されていて、前記可変利得手
    段の利得を等価的に検出し、該利得を前記制御電圧発生
    手段に出力する前記利得検出手段とを有し、前記固定利
    得選択手段によって、自動利得制御と固定利得制御を切
    り換えて前記読取信号を増幅することを特徴とする利得
    制御回路。
JP825387A 1987-01-19 1987-01-19 利得制御回路 Pending JPS63177364A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP825387A JPS63177364A (ja) 1987-01-19 1987-01-19 利得制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP825387A JPS63177364A (ja) 1987-01-19 1987-01-19 利得制御回路

Publications (1)

Publication Number Publication Date
JPS63177364A true JPS63177364A (ja) 1988-07-21

Family

ID=11687972

Family Applications (1)

Application Number Title Priority Date Filing Date
JP825387A Pending JPS63177364A (ja) 1987-01-19 1987-01-19 利得制御回路

Country Status (1)

Country Link
JP (1) JPS63177364A (ja)

Similar Documents

Publication Publication Date Title
US5940235A (en) Reproducing circuit for a magnetic head incorporating the voltage-to-current and an exponent current amplifier
US4378530A (en) High-efficiency low-distortion amplifier
US5548452A (en) Quad burst servo demodulator with adjustable slew rate for hard disk drives
JP2006164089A (ja) 直流安定化電源装置
US4922160A (en) Impedance load driving circuit
JP2566303B2 (ja) 磁気記録再生装置
KR920007934Y1 (ko) 자기기록매체의 동적전위범위 확장회로
KR940003665B1 (ko) 신호 조절 회로
JP3714651B2 (ja) ビデオ機器のコントロール信号再生回路
JPH07169003A (ja) 磁気抵抗効果型ヘッド用信号再生回路
JPH0733459Y2 (ja) 磁気テープ記録再生装置のモード切り替え等のための積分回路
JP3050203U (ja) コントロール信号増幅回路
JPH0548294Y2 (ja)
JP2827913B2 (ja) 回転ヘッド型磁気記録再生装置
JP3714650B2 (ja) ビデオ機器のコントロール信号再生回路
KR900002605B1 (ko) 브이.티.알의 음성신호 처리용 기록, 재생, 뮤트모우드로직 조절회로
JPH02311188A (ja) モータ制御方式
JPH04105211A (ja) 磁気ヘッド装置の特性測定装置
JPH06131612A (ja) 磁気再生装置
JPH11306681A (ja) 自動利得制御回路
JPH10269617A (ja) 光ディスク装置
JPS61187468A (ja) クランプ回路
JPS6367245B2 (ja)
JPS63233603A (ja) 自動利得調整回路
JPS59172814A (ja) 増幅回路