JPS63180102A - 二重化装置 - Google Patents
二重化装置Info
- Publication number
- JPS63180102A JPS63180102A JP1187487A JP1187487A JPS63180102A JP S63180102 A JPS63180102 A JP S63180102A JP 1187487 A JP1187487 A JP 1187487A JP 1187487 A JP1187487 A JP 1187487A JP S63180102 A JPS63180102 A JP S63180102A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- output
- signal
- circuit
- system configuration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012544 monitoring process Methods 0.000 claims abstract description 12
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Safety Devices In Control Systems (AREA)
- Monitoring And Testing Of Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、二重化装置に関し、特にその系構成制御回路
に関する。
に関する。
［従来の技術］
従来、二重化装置の系構成制御回路は、系構成を表示す
る１つのフリップフロップが二重化の共通部に設置され
、該フリップフロップの出力を用いて、両系の現用／予
備が互いに排反となるように構成されるのが一般的であ
った。
る１つのフリップフロップが二重化の共通部に設置され
、該フリップフロップの出力を用いて、両系の現用／予
備が互いに排反となるように構成されるのが一般的であ
った。
［解決すべき問題点］
上述した従来の二重化装置では、系構成制御回路が二重
化装置の共通部となっているので、一方の装置の電源だ
けを系構成制御回路へ給電したのではその装置の電源が
ＯＦＦとなった時に、系構成自系Ｊ＃回路が動作しなく
なる。このため該制御回路に対する給電は両系の装置か
らダイオードＯＲとするのが一般的であるが、ダイオー
ドＯＲ給電の場合はダイオードの電圧降下分だけ電源の
給電電圧を高くする必要があるため、装置へ供給するの
とは別のダイオードＯＲ出力専用の電源を必要とし、電
源が大きくかつ高価になるという欠点があった。
化装置の共通部となっているので、一方の装置の電源だ
けを系構成制御回路へ給電したのではその装置の電源が
ＯＦＦとなった時に、系構成自系Ｊ＃回路が動作しなく
なる。このため該制御回路に対する給電は両系の装置か
らダイオードＯＲとするのが一般的であるが、ダイオー
ドＯＲ給電の場合はダイオードの電圧降下分だけ電源の
給電電圧を高くする必要があるため、装置へ供給するの
とは別のダイオードＯＲ出力専用の電源を必要とし、電
源が大きくかつ高価になるという欠点があった。
［問題点の解決手段］
上記従来の問題点を解決する本発明の二重化装置は、自
系と他系に各々同一の系構成制御回路を有し、上記系構
成制御回路に自系の現用系又は予備系を指示する系構成
指示フリップフロップと、自系の系切り替え要因により
系切り替えパルスを出力する回路と、自系の系切り替え
要因出力、自系の電源出力及び自系の上記系構成指示フ
リップフロップの系構成支持信号を他系の系構成制御回
路へ出力するインタフェースと、他系の系切り替え要因
出力、他系の電源出力及び他系の系構成指示フリップフ
ロップの系構成支持信号を入力するインタフェースと、
他系の電源電圧を監視し一定値より下の場合に他系電源
断信号を出力する電源監視回路を備えて構成してなる。
系と他系に各々同一の系構成制御回路を有し、上記系構
成制御回路に自系の現用系又は予備系を指示する系構成
指示フリップフロップと、自系の系切り替え要因により
系切り替えパルスを出力する回路と、自系の系切り替え
要因出力、自系の電源出力及び自系の上記系構成指示フ
リップフロップの系構成支持信号を他系の系構成制御回
路へ出力するインタフェースと、他系の系切り替え要因
出力、他系の電源出力及び他系の系構成指示フリップフ
ロップの系構成支持信号を入力するインタフェースと、
他系の電源電圧を監視し一定値より下の場合に他系電源
断信号を出力する電源監視回路を備えて構成してなる。
［実施例コ
次に、本発明について図面を参照して説明する。
第１図は本発明の実施例を示すブロック図である。
装置９の系構成制御回路２５は電源２７から構成される
装置２１の系構成制御回路２６は電源２８から給電され
る。ここで、まず装置９の系構成制御回路２５に着目し
てその構成を説明する。
装置２１の系構成制御回路２６は電源２８から給電され
る。ここで、まず装置９の系構成制御回路２５に着目し
てその構成を説明する。
１は装置９の現用／予備を信号線自系を介して指示する
フリップフロップである（以下Ｆ／Ｆと略称する）。Ｆ
／Ｆ１のセット入力には装置２１の系切り替え要因（以
下ＥＭＡ要囚と略す）が信号線２３、インタフェース２
４、インタフェース１２を介して入力し、系切り替えパ
ルス（以下ＨＭＡパルスと略す）を発生する回路２と、
装置２１及び系構成制御回路２６の電源２８の電源電圧
出力１７をインタフェース２４、インタフェース１２を
介して入力し、電圧が一定値以下の時に他系電源断信号
（以下ＰＤＷＮ信号と略す）を出力する電源監視回路４
の出力をＯＲゲート７を介して入力する。Ｆ／Ｆｌのリ
セット入力には信号線１０を介して装置９のＨＭＡ要因
を入力して、ＨＭＡパルスを出力する回路３の出力とＡ
ＮＤゲート６の出力をＯＲゲート８を介して入力する。
フリップフロップである（以下Ｆ／Ｆと略称する）。Ｆ
／Ｆ１のセット入力には装置２１の系切り替え要因（以
下ＥＭＡ要囚と略す）が信号線２３、インタフェース２
４、インタフェース１２を介して入力し、系切り替えパ
ルス（以下ＨＭＡパルスと略す）を発生する回路２と、
装置２１及び系構成制御回路２６の電源２８の電源電圧
出力１７をインタフェース２４、インタフェース１２を
介して入力し、電圧が一定値以下の時に他系電源断信号
（以下ＰＤＷＮ信号と略す）を出力する電源監視回路４
の出力をＯＲゲート７を介して入力する。Ｆ／Ｆｌのリ
セット入力には信号線１０を介して装置９のＨＭＡ要因
を入力して、ＨＭＡパルスを出力する回路３の出力とＡ
ＮＤゲート６の出力をＯＲゲート８を介して入力する。
ＡＮＤゲート８にはインタフェース１２、インタフェー
ス２４を介して系構成制御回路２６のＦ／Ｆ １３の系
構成支持信号と前記ＰＤＷＮ信号を出力する電源監視回
路４の負出力を入力する。
ス２４を介して系構成制御回路２６のＦ／Ｆ １３の系
構成支持信号と前記ＰＤＷＮ信号を出力する電源監視回
路４の負出力を入力する。
次に動作について説明する。
Ｆ／Ｆ１のＱ出力が”１”の時に装置９を現用系とする
。この時、Ｆ／Ｆ １３のリセット入力には、Ｆ／Ｆｌ
のＱ出力がインタフェース１２、インタフェース２４、
ＡＮＤゲート１８、ＯＲゲート２０を介して”ビが入力
され、Ｆ／Ｆ １３のＱ出力は”０“となり、装置２１
は信号ａ２２を介して予備系を指示される。
。この時、Ｆ／Ｆ １３のリセット入力には、Ｆ／Ｆｌ
のＱ出力がインタフェース１２、インタフェース２４、
ＡＮＤゲート１８、ＯＲゲート２０を介して”ビが入力
され、Ｆ／Ｆ １３のＱ出力は”０“となり、装置２１
は信号ａ２２を介して予備系を指示される。
ここで電源２８をＯＦＦとした場合、電源監視回路４に
入力されている電源電圧が一定値以下となり、回路４が
ＰＤＷＮ信号”１″を出力しＦ／Ｆ１をセットし、Ｆ／
Ｆ１のＱ出力を”１”とし装置１を現用系にする。さら
に、ゲート６をインヒビットすることにより、Ｆ／Ｆ
１３の系構成支持信号が無視されるのでＦ／ＦｌのＱ出
力は”１”に固定される。逆に、電源２７をＯＦＦとし
た場合、系構成制御回路２６のＰＤＷＮ信号を出力する
電源監視回路１６に入力されている電源電圧が一定値以
下となり、電源監視回路１６がＰＤＷＮ信号を出力し、
前記Ｆ／Ｆｌの場合と同様にＦ／Ｆ ｌ ３のＱ出力が
”１″に固定され、装置２１に現用系を指示する。
入力されている電源電圧が一定値以下となり、回路４が
ＰＤＷＮ信号”１″を出力しＦ／Ｆ１をセットし、Ｆ／
Ｆ１のＱ出力を”１”とし装置１を現用系にする。さら
に、ゲート６をインヒビットすることにより、Ｆ／Ｆ
１３の系構成支持信号が無視されるのでＦ／ＦｌのＱ出
力は”１”に固定される。逆に、電源２７をＯＦＦとし
た場合、系構成制御回路２６のＰＤＷＮ信号を出力する
電源監視回路１６に入力されている電源電圧が一定値以
下となり、電源監視回路１６がＰＤＷＮ信号を出力し、
前記Ｆ／Ｆｌの場合と同様にＦ／Ｆ ｌ ３のＱ出力が
”１″に固定され、装置２１に現用系を指示する。
次に、装置９が現用系となっている時に、装置９にＨＭ
Ａ要因が発生し装置９が予備系となり、装置２１が現用
系となる場合の動作について説明する。ＨＭＡ要因によ
り、回路３がＥＭＡパルスを出力し、ＯＲゲート８を介
してＦ／Ｆ１をリセットする。これによりＦ／Ｆ１のＱ
出力は”０″となり、インタフェース１２、インタフェ
ース２４、ＡＮＤゲート１８、ＯＲゲート２０を介して
Ｆ／Ｆ１３のリセット入力も”０”となる。
Ａ要因が発生し装置９が予備系となり、装置２１が現用
系となる場合の動作について説明する。ＨＭＡ要因によ
り、回路３がＥＭＡパルスを出力し、ＯＲゲート８を介
してＦ／Ｆ１をリセットする。これによりＦ／Ｆ１のＱ
出力は”０″となり、インタフェース１２、インタフェ
ース２４、ＡＮＤゲート１８、ＯＲゲート２０を介して
Ｆ／Ｆ１３のリセット入力も”０”となる。
一方、ＥＭＡ要因１０はインタフェース１２、インタフ
ェース２４を介してＨＭＡパルスを出力する回路１４へ
入力する。回路１４から出力したＥＭＡパルスはＯＲゲ
ート１９を介してＦ／Ｆ１３のセット入力へ入力し、Ｆ
／Ｆ １３のＱ出力を１”とし装置２１に現用系を指示
する。
ェース２４を介してＨＭＡパルスを出力する回路１４へ
入力する。回路１４から出力したＥＭＡパルスはＯＲゲ
ート１９を介してＦ／Ｆ１３のセット入力へ入力し、Ｆ
／Ｆ １３のＱ出力を１”とし装置２１に現用系を指示
する。
［発明の効果］
以上説明したように本発明は、自系と他系に各々同一の
系構成制御回路を有し、上記系構成制御回路に自系の現
用系又は予備系を指示する系構成指示フリップフロップ
と、自系の系切り替え要因により系切り替えパルスを出
力する回路と、自系の系切り替え要因出力、自系の電源
出力及び自系の上記系構成指示フリップフロップの系構
成支持信号を他系の系構成制御回路へ出力するインタフ
ェースと、他系の系切り替え要因出力、他系の電源出力
及び他系の系構成指示フリップフロップの系構成支持信
号を入力するインタフェースと、他系の電源電圧を監視
し一定値より下の場合に他系電源断信号を出力する電源
監視回路を備えることにより、該制御回路に専用のダイ
オードＯＲ出力を持つ電源を使用する事なく、安価な電
源により系構成制御回路を構成する事ができる効果があ
る。
系構成制御回路を有し、上記系構成制御回路に自系の現
用系又は予備系を指示する系構成指示フリップフロップ
と、自系の系切り替え要因により系切り替えパルスを出
力する回路と、自系の系切り替え要因出力、自系の電源
出力及び自系の上記系構成指示フリップフロップの系構
成支持信号を他系の系構成制御回路へ出力するインタフ
ェースと、他系の系切り替え要因出力、他系の電源出力
及び他系の系構成指示フリップフロップの系構成支持信
号を入力するインタフェースと、他系の電源電圧を監視
し一定値より下の場合に他系電源断信号を出力する電源
監視回路を備えることにより、該制御回路に専用のダイ
オードＯＲ出力を持つ電源を使用する事なく、安価な電
源により系構成制御回路を構成する事ができる効果があ
る。
第１図は本発明の一実施例のブロック図である。
１．１３：フリップフロップ
２．１４：他系の系切り替え要因で系切り替えパルスを
出力する回路 ３．１５：自系の系切り替え要因で系切り替えパルスを
出力する回路 ４．１６：電源監視回路 ６．１８：ＡＮＤゲート ７．８，１９，２０：ＯＲゲート ９．２１：装置 １２．２４：他系とのインタフェース ２５．２６：系構成制御回路
出力する回路 ３．１５：自系の系切り替え要因で系切り替えパルスを
出力する回路 ４．１６：電源監視回路 ６．１８：ＡＮＤゲート ７．８，１９，２０：ＯＲゲート ９．２１：装置 １２．２４：他系とのインタフェース ２５．２６：系構成制御回路
Claims (1)
- 自系と他系に各々同一の系構成制御回路を有し、上記系
構成制御回路に自系の現用系又は予備系を指示する系構
成指示フリップフロップと、自系の系切り替え要因によ
り系切り替えパルスを出力する回路と、自系の系切り替
え要因出力、自系の電源出力及び自系の上記系構成指示
フリップフロップの系構成支持信号を他系の系構成制御
回路へ出力するインタフェースと、他系の系切り替え要
因出力、他系の電源出力及び他系の系構成指示フリップ
フロップの系構成指示信号を入力するインタフェースと
、他系の電源電圧を監視し一定値より下の場合に他系電
源断信号を出力する電源監視回路を備えることを特徴と
する二重化装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1187487A JPS63180102A (ja) | 1987-01-21 | 1987-01-21 | 二重化装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1187487A JPS63180102A (ja) | 1987-01-21 | 1987-01-21 | 二重化装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63180102A true JPS63180102A (ja) | 1988-07-25 |
Family
ID=11789871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1187487A Pending JPS63180102A (ja) | 1987-01-21 | 1987-01-21 | 二重化装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63180102A (ja) |
-
1987
- 1987-01-21 JP JP1187487A patent/JPS63180102A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63180102A (ja) | 二重化装置 | |
| US6529032B1 (en) | Methods and apparatus for full I/O functionality and blocking of backdrive current | |
| JPS62213347A (ja) | 回線切替え方式 | |
| JP3144876B2 (ja) | 空気調和機の通信装置 | |
| JPH04322138A (ja) | 交流電力供給システム | |
| JPH0520767B2 (ja) | ||
| JPS6122364Y2 (ja) | ||
| JPH0535516A (ja) | パネル間動作切替回路 | |
| JPH10187293A (ja) | 電源制御装置 | |
| JPH05284648A (ja) | 電源二重化装置 | |
| JPH02118738A (ja) | 二重化制御システムの異常レベルによる切換方式 | |
| JPH0355921A (ja) | 通信装置 | |
| SU1457151A1 (ru) | Устройство управлени диодными приборами | |
| JPH02143947A (ja) | 磁気ディスク装置の電源供給回路 | |
| JPH05135564A (ja) | メモリーカード | |
| JPH08154142A (ja) | インターホン装置 | |
| JPS6221398A (ja) | デ−タ分配装置 | |
| JPH01243755A (ja) | 電話機回路 | |
| JPS6260016A (ja) | 電源制御方式 | |
| JPS61206012A (ja) | 電源制御装置 | |
| JPS5850050A (ja) | 異常処理方式 | |
| JPH02149045A (ja) | 通信システム | |
| JPS6234219A (ja) | 電源制御方式 | |
| JPS63182725A (ja) | 電源シ−ケンス制御方式 | |
| JPH0251933A (ja) | 通信制御方式 |