JPS6234219A - 電源制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理装置の電源制御手段に関する。

特に、電源切断直後の投入制御手段に関する。

〔概要〕

本発明は、同一の装置の電源を複数の計算機系統が有す
る電源切断投入指令手段で制御する電源制御方式におい
て、 切断指令後に所定の時間が経過した後に発令された投入
指令にかぎり有効にすることにより、投入動作の失敗を
防止することができるようにしたものである。

〔従来の技術〕

たとえば、一つの■０デバイスなどの被電源制御体に自
系より電源断指示を出した直後に他系から同一のデバイ
スに対し電源投入指示を出しだ場合には、１０デバイス
のラッシュ・カレント抑止回路などにより直ちに電源投
入動作に入れず投入動作の失敗が生ずることが多かった
。

〔発明が解決しようとする問題点〕

従来例電源制御方式では、被電源制御体に待合わせ回路
を持たせて１）ノ述の問題を解決しているので、被電源
制御体の電源制御にかかわる制御部が複雑になり、コス
ト高を招く欠点がある。

本発明はこのような欠点を除去するもので、被電源制御
体の電源制御部を簡単にし、かつ電源制御が確実に実行
できる電源制御方式を提供することを目的とする。

〔問題点を解決するための手段〕

本発明は、複数の計算機系統に共用される装置の電源を
この複数計算機系統が有する電源切断投入指令手段から
の投入および切断指令に応じて制御する手段を有する電
源制御方式において、上記複数の計算機系統とインタフ
ェースにより接続された電源制御装置を備え、この電源
制御装置は、上記切断指令に応じた新たな切断指令を生
成する電源投入切断制御回路（２４）と、上記切断指令
の受信後に経過した時間の計時値と設定時間とを比較す
るタイマ回路（２１）と、上記設定時間前に到来した上
記投入指令を無効にする第二制御手段（２２）と、上記
設定時間後に到来した上記投入指令に応じて上記電源投
入切断制御回路に新たな投入指令を送出する第三制御手
段（２３）とを備えたことを特徴とする。

〔作用〕

例えばＩＯデバイスはラッシュ・カレント抑圧回路を具
備し、装置電源切断後の所定時間以内では電源投入指令
に対し投入動作は実行されない。

同一の装置を複数の計算機系統が利用する場合には、切
断指令と投入指令とのタイミングを調整することが困難
である。

本発明は、所定時間経過後の投入指令は有効にし、また
所定時間経過前の投入指令は無効にしてこれを指令光に
通知し再指令を促す。

〔実施例〕

以下、本発明の実施例方式を図面を参照して説明する。

第１図は本発明実施例電源制御方式の構成を示すブロッ
ク構成図である。この実施例装置は第一電子計算機シス
テム１０と、第二電子計算機システム１５と、電源制御
装置２０と、電源制御装置２０により電源制御される１
０デバイス３０〜３ｎとを備える。

電源制御部Ｗ２０は各電子計算機システム１０および１
５とＩＯインタフェースａおよびｂで接続され、また各
１０デバイス３０〜３ｎとは電源制御インタフェースＣ
で接続される。ＩＯデバイス３０〜３ｎの電源投入ある
いは切断指令は各電子計算機システム１０および１５か
ら対応するＩＯインタフェースを介して電源制御装置２
０に指示される。電源制御装置２０は指令を受信すると
電源制御インタフェースＣを介して対応するＩＯデバイ
スに電源の投入あるいは切断を指示する。

第２図は電源制御装置２０の要部を示すブロック構成図
である。この図は一つのデバイス制御を示す。タイマ回
路２１は切断指令線ｐの入力に基づく■０デバイスの電
源切断時点から投入可能時点までの必要時間をカウント
する回路である。論理積回路２２は投入指令線ｑとタイ
マ回路２１の正出力を入力とし、論理が取れたときに電
源制御不可信号線ｒを駆動する。論理積回路２３には投
入指令線ｑとタイマ回路２１の負出力の論理積を取る。

電源投入切断制御回路２４で切断指令線ｐと論理積回路
２３の出力を入力とし電源制御インタフェースＣを介し
て１０デバイスの電源制御を行う。

次に、第一電子計算機システム１０からある特定のｒｏ
デバイスの電源切断指令を電源制御装置２０に出力した
直後に、第二電子計算機システム１５から同一のＩＯデ
バイスの電源投入指令を電源制御装置２０に出力した場
合の動作を第２図に基づいて説明する。第一電子計算機
システム１０からのＩＯデバイス電源切断指令は図外の
電源制御部で解読され、切断指令線ｐが駆動される。切
断指令線ｐが駆動されると電源投入切断制御回路２４か
らの信号が電源制御インタフェースＣを経由して■０デ
バイスの電源を切断させると同時に、タイマ回路２１を
起動させる。タイマ回路２１のタイマ値は１０デバイス
の電源切断から投入までの制限時間に設定される。次に
、第二電子計算機システム１５から同一の１０デバイス
に対し電源投入指令が出されると、同様に図外の電源制
御部で解読され投入指令線ｑが駆動される。ここで、タ
イマ回路２１が動作中であれば論理積回路２２で論理が
成立し、電源制御不可信号線ｒを駆動して電子計算機シ
ステムにその旨を報告し、指令の再発行を促す。このと
きに論理積回路２３はタイマ回路２１の負側を入力とし
ているので論理が成立せず、したがって電源投入切断制
御回路２４によるＩＯデバイスの電源投入制御は行えな
い。一方、前回の電源切断指令から次の電源投入指令が
■０デバイスの電源切断から投入までの制限時間を経過
していれば、タイマ回路２１は不動作状態になっており
、したがって投入指令線ｑとタイマ回路２１の負側出力
との論理積が論理積回路２３で成立し、電源投入切断制
御回路２４からの信号が電源制御インタフェースＣを経
由してＩＯデバイスの電源を投入させる。このときに論
理積回路２２はタイマ回路２１の正側を人力とじている
ので、論理積が成立せず、したがって電源制御不可信号
線ｒは駆動されない。

〔発明の効果〕

本発明は以上説明したように、電源制御装置で各Ｔｏデ
バイスの電源切断から投入までの制限時間を待合わせる
ことで複数系統の電子計算機システムからの電源制御が
確実にでき、かつＩＯデバイスの電源制御部が簡単にな
りコストを低減する効果がある。

【図面の簡単な説明】

第１図は本発明実施例系統の構成を示すプロ。 り構成図。 第２図は第１図に示す電源制御装置の要部の構成を示す
ブロック構成図。 １０．１５・・・電子計算機システム、２０・・・電源
制御装置、２１・・・タイマ回路、２２．２３・・・論
理積回路、２４・・・電源投入切断制御回路、３０〜３
ｎ・・・ＩＯデバイス、ａ、ｂ・・・ＩＯインタフェー
ス、Ｃ・・・電源制御インタフェース、ｐ・・・切断指
令線、ｑ・・・投入指令線、ｒ・・・電源制御不可信号
線。 特許出願人　日本電気株式会社　７．−へ 代理人　　弁理士　井　出　直　孝　　′実施例系統の
構成 肩　１　図 電源制御装置の要部Ｗ４成 篤２図

Claims (1)

【特許請求の範囲】
1. （１）複数の計算機系統に共用される装置の電源をこの
   複数計算機系統が有する電源切断投入指令手段からの投
   入および切断指令に応じて制御する手段を有する電源制
   御方式において、 上記複数の計算機系統とインタフェースにより接続レベ
   ル電源制御装置を備え、 この電源制御装置は、 上記切断指令に応じた新たな切断指令を生成する電源投
   入切断制御回路（２４）と、 上記切断指令の受信後に経過した時間の計時値と設定時
   間とを比較するタイマ（２１）と、上記設定時間前に到
   来した上記投入指令を無効にする第二制御手段（２２）
   と、 上記設定時間誤に到来した上記投入指令に応じて上記電
   源投入切断制御回路に新たな投入指令を送出する第三制
   御手段（２３）と を備えたことを特徴とする電源制御方式。