JPS6318325A - 液晶素子の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は液晶素子の製造方法に関し、特に均一なセル厚
を得る液晶素子の製造方法に関するものである。

［従来の技術］ 従来、液晶素子の製造工程としては、基板上にスパッタ
方式なとて導電被膜を成膜し、フォトリソグラフィー技
術によって電極パターンを形成した後、配向処理被膜を
塗布した２枚の基板を間隙を介して接着し、その間隙に
液晶材を注入して液晶素子を形成する方法か一般的に行
われている。

しかし、この方法てはフォトリソグラフィー技術を使用
するため、基板が大気あるいは溶媒に曝されることが多
く、環境中に存在する微細なゴミが基板に付着し易く、
特に極端に薄くしかも均一なセル厚を得るためには基板
へのゴミの付着が大きな問題となり、歩留りの低下につ
ながっていた。

［発明が解決しようとする問題点］ 本発明は前記の様な従来技術の欠点を解決し、製造工程
を簡略化すると共にゴミの発生しにくい雰囲気下で製造
を行うことにより、歩留り８よび品質の向上とコストダ
ウンを計った液晶素子の製造方法を提供することを目的
とするものである。

［問題点を解決するための手段］ 即ち、本発明は少なくとも片面にストライプ状の電極群
を形成した２枚の基板とその間に挟持された液晶材を有
する液晶素子の製造方法において、基板上に電極となる
導電被膜を成膜した後電極群のパターンを形成し、さら
に配向処理被膜を成膜するまての工程を、真空中で、該
真空を破ることなく、−貫して行うことを特徴とする液
晶素子の製造方法である。

以下、本発明を図面に基づいて詳細に説明する。

第２図は本発明の方法により形成されたドツトマトリク
ス型の液晶素子における片側基板の一例を示す部分断面
図である。同第２図において、ｌはガラスなどの基板、
２は透明電極（ＩＴＯ）　、　３は金属電極、４は配向
処理被膜であり、実際のセルとしては配向処理被膜４の
上方に液晶材を介して対抗基板か存在してなるものであ
る。

第１図は第２図に示す基板を形成するロードロック式の
真空装置の説明図である。

同第１図において、５は基板加熱室、６はＩＴＯ蒸着室
、７は金属電極蒸着室、８はレーザーバターニング室、
９は配向膜蒸着室、１０は各室の排気系てあり、前記５
〜９の各室はゲートバルブによって粛なかっている。

まず、洗浄された基板１は図中Ａから基板加熱室５に入
る。この後排気系１０により、５〜９の各室はすべて真
空状態に保たれる。その状態て、基板１は基板加熱室５
内で一定温度に加熱され、基板１の表面にあらかじめ付
着している不純物はすべて除去される。

次に、すでに真空状態となっているＩＴｏ　７５着室６
にゲートバルブを介して基板１を移動し、例えば、スパ
ッタ法などにより基板表面にＩＴＯ（第２図の２に相当
する）膜が成膜される。

同様に金属電極蒸着室７て前記ＩＴｏ膜の上に金属電極
が成膜された後、レーザーパターニング室８に入る。

ここで、レーザー光を選択的に金属電極及びＩＴＯＭに
照射し、該レーザー光でパターン以外の金属電極の被膜
およびＩＴｏ膜を消失せしめて所望のパターンを形成す
る。

最後に配向膜蒸着室９に入り、例えばＳｉｎ、の斜め蒸
着などにより、電極上に配向処理被！！４が形成され、
ここて初めて真空が破られ配向処理被膜４まで形成され
た基板は図中Ｂより取り出される。

この後、基板はシール材などで対向基板と間隙を介して
接着され、該間隙に液晶材を注入することにより、ドツ
トマトリクス型の液晶素子を得ることができる。

本発明において、排気系により保持されたる真空状態は
、約１０−’Ｔｏｒｒ以下、好ましくは１０−’〜１Ｏ
−２Ｔｏｒｒが望ましい。

また、金属電極の被膜およびＴＴＯｆｉを消失せしめパ
ターンを形成するレーザー光としては、発振波長１．０
６ｇ＋ａのＹＡＧレーザーなどの赤外線レーザーを用い
ることがてきる。

以上説明した様に、本発明の液晶素子の製造工程におい
ては基板が大気あるいは溶媒にほとんど接触することな
く形成されるため、環境中のゴミの影響がなく、セル厚
を極端に薄くした場合ても均〒なセル厚を歩留り良く得
ることが可能である。

なお、本発明における真空中て形成される基板はセルを
構成する１枚或いは２枚の基板の両方に対しても適用す
ることができる。

［作用コ 本発明の液晶素子の製造方法は、前記液晶素子の基板へ
配向処理被膜を成膜するまての工程を、すべて真空中で
該真空を一度も破ることなく一貫して行うのて基板が外
界に曝されることがほとんどないため、環境中の微細な
ゴミか基板に付着することがなく、セル厚が極端に薄く
、しかも均一なセルを歩留り良く製造することか可能で
あり、ひいてはコストダウンにつながるものである。

［実施例］ 以下、実施例を示し本発明をさらに具体的に説明する。

実施例１ 第１図に示すロードロック式の真空装置を使用して液晶
素子の製造を行った。

２枚のガラス基板を基板加熱室に収容し、装置内をロー
タリーポンプて排気して各室を約１０−４丁ｏｒｒの真
空状態に保った。

次いて、基板加熱室を加熱した後、ゲートバルブを介し
てＩＴＯ蒸着室へ移動せしめ、該ＩＴＯ蒸着室において
スパッタ法により厚さ９００ＡのＩＴＯｆｉを形成した
。

次に、ゲートバルブを介して金属電極蒸着室に導入し、
ＣＶＤ　（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓ
ｉｔｉｏｎ）法により厚さ　１００ＡのＡＰの被膜を形
成した後、レザーバターニング室において、２＋ｓＪ、
波長１　、０６Ｂ、ビーム径１０１のＹＡＧレーザーを
１パルス２０ｎ　ｓｅｃ、移動速度５０ｍｍ＋／ｓｅｃ
で前記金属電極の被膜およびＩＴＯ膜に照射して不必要
な部分を消失せしめて、ストライプ状の電極群パターン
を形成した。

次に、配向膜蒸着室に導入し、斜め蒸着法により厚さ１
００ＯＡの５ｉｎ２の配向膜を形成した後、真空系を常
圧に戻し真空装置から基板を取り出した。

得られた基板の一軸性配向軸が平行となる様に２枚の基
板を互に対向させ、スペーサーとして平均粒径ＩＢφの
Ａｊ！２０３を介在せしめて間隙を形成し、接着剤で周
囲をシールして液晶セルを得た。

該液晶セルに強誘電性液晶であるチッソ社製のＣ８１０
１１（商品名）を常法により注入したところ、ドツトマ
トリックス型の双安定性強誘電性液晶素子が得られた。

［発明の効果コ 以上説明した様に本発明の液晶素子の製造方法によれば
、ゴミによる歩留りあるいは品質の低下がなく、均一な
セル厚の液晶素子を安定して（）ることが可能となり、
歩留り向上、ひいてはコストダウンにつながる優れた効
果を得ることかできる。

【図面の簡単な説明】

第１図は本発明において使用される真空装置の一例を示
す説明図および第２図は本発明を用いて形成された液晶
素子の片側基板の一例を示す部分断面図である。 １・・・基板　　　　　　　２・・・透明電極３・・・
金属電極　　　　　４・・・配向翅理被膜５・・・基板
加熱室　　　　６・・・ＩＴＯ蒸着室７・・・金属電極
蒸着室 ８・・・レーザーバターニング室 ９・・・配向膜蒸着室 １０・・・排気系

Claims (3)

【特許請求の範囲】
1. （１）少なくとも片面にストライプ状の電極群を形成し
   た２枚の基板とその間に挟持された液晶材を有する液晶
   素子の製造方法において、基板上に電極となる導電被膜
   を成膜した後、電極群のパターンを形成し、さらに配向
   処理被膜を成膜するまでの工程を、真空中で、該真空を
   破ることなく一貫して行うことを特徴とする液晶素子の
   製造方法。
2. （２）前記製造工程において、ロードロック装置を使用
   して真空を破ることなしに次の工程を行う特許請求の範
   囲第１項記載の液晶素子の製造方法。
3. （３）前記製造工程において、前記電極群のパターンを
   レーザー光照射により形成する特許請求の範囲第１項又
   は第２項記載の液晶素子の製造方法。