JPS63184151A - Ｄｍａアドレス設定回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロプロセッサ内蔵装置のインタフェース
として広く用いられているＤＭＡ（ＤｉｒｅｃｔＭｅｍ
ｏｒｙ　Ａｃｃ＠ｓｓ）　転送回路の中でメモリアドレ
スを設定するＤＭＡアドレス設定回路に関するものであ
る。

〔従来の技術〕

従来のＤＭＡアドレス設定回路の一例を第５図に示し説
明する。

この回路は初期アドレスとワード数を設定しているとき
にでもＤＭＡ動作を可能とするために０面と１面、各々
にカウンタを有した構成としている。

そして、これを制御するＶ１面切換制御回路２０゜０面
用アドレス作成カウンタ１６，１面用アドレス作成カウ
ンタ１８とＤＭＡ回数をカウントする０画用ワード数カ
ウンタ１Ｔ、１面用ワード数カウンタ１９とに分かれる
。

さらに、０面用アドレス作成カウンタ１６と１面用アド
レス作成カウンタ１８でそれぞれ作成された現在アドレ
ス２７−１．２７−２をＤＭＡ許可信号１１が入力され
るごとにアドレスバス１４へ出力させるアドレス出力回
路２１と０面用アドレス作成カウンタ１６　、０ｆｆｉ
用ワード数カウンタ１７，１面用アドレス作成カウンタ
１８，１画用ワード数カウ／り１９へそれぞれデータバ
ス１よシ各開始データを設定するアドレス設定信号１２
−１．１２−２とワード数設定信号１３−１．１３−２
を作成する設定信号作成デコーダ２２より構成される。

なお、２３および２４はＯ面イネーブル信号および１面
イネーブル信号を示し、２５および２６は０面終了信号
および１面終了信号を示す。

つぎにこの第５図における各ブロックの動作について第
６図ないし第９図を参照して説明する。

第６図は第５図の動作説明に供するアドレスカウンタの
動作説明図で、（ａ）は０面用アドレス作成カウンタ１
６と１面用アドレス作成用カウンタ１８を示し、（ｂ）
はそのタイムチャートを示す。そして、第６図（ｂ）に
おいて、（イ）はデータバス１を示したものであり、（
ロ）は賜仏許可信号１１、（ハ）は現在アドレス２７−
１（２７−２）、に）はアドレス設定信号１２−１（１
２−２）　　を示したものである。

データバス１より開始アドレスのデータＤ１．Ｄ、　。

Ｄ、および設定信号作成デコーダ２２からアドレス設定
信号１２−１（１２−２）が入力されると、データ（Ｄ
３）が現在アドレス゛　２７−１（２７−２）　　とし
て出力し、ＤＭＡ許可信号１１が入力するごとに現在ア
ドレス２７−１（２７−２）はデータＤｉ　＋Ｄ１１＋
１　＋Ｄ２＋８・・・・とインクリメントされる。

第７図は第５図の動作説明に供するワード数カウンタの
動作説明図で、（＆）はθ画用ワード数カウンタ１７と
１画用ワード数カウンタ１９を示し、（ｂ）はそのタイ
ムチャートを示す。そして、第７図（ｂ）において、（
イ）はデータバス１を示したものであり、（ロ）は出仏
許可信号１１、（ハ）はＯ画用ワード数カウンタ１Ｔ、
１画用ワード数カウンタ１９の値、に）はワード数設定
信号１３−１（１３−２）　、（ホ）はＯ面終了信号２
５，１面終了信号２６を示したものである。

前記の０，１面用アドレス作成カウンタ１６゜１８と異
なる点は、０．１面アドレス作成カウンタ１６，１Ｂの
出力が現在アドレス２７−１．２７−２としてＤＭＡ許
可（ｇ号１１が入力されるごとに出力していたのに対し
、０画用ワード数カウンタ１７または１画用ワード数カ
ウンタ１９はい仏の０゜１面終了信号２５．２６（カウ
ンタのキャリーアウト信号）として出力される点にある
。

第８図は第５図の動作説明に供するＯ／１面切換制御回
路の動作説明図で、（＆）はＯ／１面切換制御回路２０
を示し、申）はそのタイムチャートを示す。

そして、この（＆）に示す０／１面切換制御回ｊ８２０
は、０面終了信号２５と１面終了信号２６を入力とする
アンドゲート２Ｂとこのアンドゲート２Ｂの出力である
終了信号２９をクロック入力とするフリップフロップ３
０によって構成され、０面または１面のどちらのカウン
タが動作しているか決定する回路で、０面終了信号２５
または１面終了信号２６の入力により、０面から１面へ
、または１面から０面へ切り替わる。第８図（ｂ）Ｋ示
すタイムチャートにおいて、（イ）はＯ面終了信号２５
を示したものでロシ、（ロ）は１面終了信号２６、←慢
は終了信号２９、に）はＯ面イネーブル信号２３、（ホ
）は１面イネーブル信号２４を示したものである。

第９図は第５図の動作説明に供するアドレス出力回路の
動作説明図で、（ａ）はアドレス出力回路２１を示し、
（ｂ）はそのタイムチャートを示す。そして、この（−
）に示すアドレス出力回路２１は、郭仏許可信号１１と
θ面イネーブル信号２３を入力とするアンドゲート３１
と、ＤＭＡ許可信号１１と１面イネーブル信号２４を入
力とするアンドゲート３２および現在アドレス２Ｔ−１
を入力としアンドゲート３１の出力によって制御される
スリーステートバッファ３３表らびに現在アドレス２７
−２を入力としアンドゲート３２の出力によって制御さ
れるスリーステートバッファ３４によって構成され、０
面用アドレス作成カウンタ１６より出力される現在アド
レス２７−１と１面用アドレス作成カウンタ１８より出
力される現在アドレス２７−２をそれぞれスリーステー
トバッファ３３．３４によりアドレスバス１４へ出力さ
せる制御を行う。この制御を行なっている信号が０面イ
ネーブル信号２３と１面イネーブル信号２４およびＤＭ
Ａ許可信号１１である。

まず、０面イネーブル信号２３が入力したとき、ＤＭＡ
許可信号１１が入力されていない場合には、スリーステ
ートバッファ３３はハイインピータンス状態（※）とな
シ、また、ＤＭＡ許可信号１１が入力されると０面の現
在アドレス２７−１　（データＤ１）がアドレスバス１
４・＼出力される。そして、１面イネーブル信号２４が
入力した場合も上記と同じ動作となる。

第９図（ｂ）に示すタイムチャートにおいて、（イ）は
現在アドレス２Ｔ−１を示したものでらり、（ロ）は現
在アドレス２７−２　、（ハ）はアドレスバス１４、に
）は０面イネーブル信号２３、（へ）は１面イネーブル
信号２４、（へ）はＤＭＡ許可信号１１を示したもので
ある。

つぎにソフトウェアの動作を説明する。

ソフトウェア上での動作は、開始アドレス値とワード数
の初期設定を行い、終了信号２９（第８図参照）が入力
されるまで待ち、入力されたら再度初期設定を行うとい
う動作の繰り返しとなる。

このときの初期設定を行うインターフェースのアドレス
は、０面用アドレス作成カウンタ１６とＯ部用ワード数
カウンタ１Ｔおよび１面用アドレス作成カウンタ１８な
らびに１画用ワード数カウンタ１９の４箇所となる。そ
して、この４箇所に設定した値は保持されないため、前
回と同じ値であっても再度設定する必要かめる。

〔発明が解決しようとする問題点〕

上述した従来のＤＭＡアドレス設定回路では、０面と１
面に独立したアドレス用カウンタとワード数カウンタを
有しており、このカウンタの一方が動作しているときに
は他方は動作していない状態となり、一部の回路にむだ
が生じ、回路規模が犬きくなるという問題点があった。

また、ソフトウェアの設計時において、０面と１面は区
別されたインタフェースアドレスとして異なるアドレス
にそれぞれ初期設定を行なうことになシ、ソフトウェア
の規模が大きくなるという問題点があった。

〔問題点を解決するための手段〕

本発明のＤＭＡアドレス設定回路は、外部より供給され
るアドレスバスからアドレス設定信号とワード数設定信
号を作成する設定信号作成デコーダと、上記アドレス設
定信号により外部から供給されるデータバスから次面開
始アドレスを取り出すアドレス格納用Ｄフリップフロッ
プと、上記ワード数設定信号により上記データバスから
次面開始ワード数を取り出すワード数格納用Ｄフリップ
フロップと、上記次面開始ワード数を初期値として外部
から供給されるＤＭＡ許可信号により＋１ずつ加算され
この値が最大値とな、ｊｌ＋ＯＫ戻ったときく終了信号
を出力しその終了信号を上記次面開始ワード数の初期値
として読込むタイミングとしているワード数用カウンタ
と、上記次面開始アドレスを初期値として上記終了信号
により読込むタイミングとして現在アドレスを設定し上
記ＤＭＡ許可信号により＋１ずつ加算された現在アドレ
スを出力しているアドレス用カウンタと、上記現在アド
レスを上記ＤＭＡ許可信号が入力されるたびにアドレス
バスへ出力するアドレス出力回路とを備えてなるように
したものである。

〔作　用〕

本発明においては、アドレス設定信号をアドレス格納用
Ｄフリップフロップへ入力することによりデータバスの
データを入力し、次面開始アドレスとして保持される。

また、それと独立して動作するアドレス用カウンタはＤ
ＭＡ許可信号が入力するごとにインクリメントしてゆき
、つぎに終了信号が入力されると、次回開始アドレスの
値は新しい現在アドレスとして出力し、再びＤＭＡ許可
信号によりインクリメントしてゆく。また、ワード数用
カウンタの出力は終了信号によりワード数用カウンタへ
次面開始ワード数を入力する。そして、ＤＭＡ許可信号
の入力によυ次面開始ワード数をインクリメントしてゆ
き、再び終了信号が出力されると次面開始ワード数が前
回と変化しない場合には、前回と同じ値がワード数用カ
ウンタの値として入力される。

〔実施例〕

以下、図面に基づき本発明の実施例を詳細に説明する。

第１図は本発明によるＤＭＡアドレス設定回路の一実施
例を示すブロック図である。

この第１図において第５図と同一符号のものは相当部分
を示し、２は外部より供給されるアドレスバス１４から
アドレス設定信号１２とワード数設定信号１３を作成す
る設定信号作成デコーダ、３はこの設定信号作成デコー
ダ２からのアドレス設定信号１２により外部から供給さ
れるデータバス１から次面開始アドレス７を取り出すア
ドレス格納用Ｄフリップフロップ、４は設定信号作成デ
コーダ２からのワード数設定信号１３により上記データ
バス１から次面開始ワふド数８を取り出すワード数格納
用りフリップ７０ツブ、５はこのＤフリップフロップ４
からの次面開始ワード数８を初期値として外部から供給
されるＤＭＡ許可信号１１により＋１ずつ加算されこの
値が最大値となり０（零）Ｋ戻ったときに終了信号１５
を出力しその終了信号１５を次面開始ワード数８の初期
値として読込むタイミングとしているワード数用カウン
タ、６はＤフリップフロップ３からの次面開始アドレス
７を初期値として終了信号１５に↓シ読込むタイミング
として現在アドレス９を設定しＤＭＡ許可信号１１によ
り、＋１ずつ加算された現在アドレス９を出力している
アドレス用カウンタ、１０はこのカウンタ６からの現在
アドレス９をＤＭＡ許可信号１１が入力されるたびにア
ドレスバス１４へ出力するアドレス出力回路である。

つぎにこの第１図に示す実施例の動作を説明する。

まず、データバス１からの信号を設定信号作成デコーダ
２より出力されるアドレス設定信号１２とワード数設定
信号１３によυアドレス格納用Ｄフリップフロップ３と
ワード数格納用Ｄフリップフロップ４へ次面開始アドレ
ス７と次面開始ワード数８をデータバス１よシ格納する
。そして、アドレス用カウンタ６で現在アドレス９を設
定し、アドレス出力回路１０でＤＭＡ許可信号１１によ
りアドレスバス１４へ現在アドレス９を出力し、ワード
数カウンタ５によりＤＭＡの回数を数え、この値が最大
値となり、そして（９）に戻った時に終了信号１５を出
力し、この終了信号１５にょシアドレス用カウンタ６と
ワード数カウンタ５へ次面開始アドレス１と次面開始ワ
ード数８を入力させ、従来回路の矢面切替を行なう機能
を有している。

ここで、従来と異なった動作をするアドレス格稍用Ｄフ
リップフロップ３とワード数格納用０フリップフロップ
４の動作原理を第２図および第３図を参照して説明する
。

この第２図はアドレス格納用Ｄフリップフロップ３とア
ドレス用カウンタ６の動作説明図で、（ａ）はＤフリッ
プ７０ツブ３とカウンタ４を示したものであり、３５は
カウンタ６からの終了信号９を入力としＤＭＡ許可信号
１１によって制御されるスリーステートバッファである
。（ｂ）はそのタイムチャートで、（イ）はデータバス
１を示したものであり、（ロ）はアドレス設定信号１２
．０→は次面開始アドレス７、に）は現在アドレス９、
（ホ）はＤＭＡ許可信号１１、（へ）は終了信号１５、
（ト）はアドレスバス１４を示したものである。

まず、第５図に示す従来の０．１面用アドレス作成カウ
ンタ１６．１７に入力していたアドレス設定信号１２を
アドレス格納用Ｄフリッグフロソプ３へ入力することに
よりデータバス１のデータ（Ｄ、）を入力し、次面開始
アドレス７として保持される。また、それと独立して動
作するアドレス用カウンタ６はＤＭＡ許可信号１１が入
力するごとに一−４１＋Ｄｌｉｉ−１１ｏＦｔ　　とイ
ンクリメントしてゆく。つぎに、終了信号１５が入力さ
れると、次面開始アドレス７の値は新しい現在アドレス
９として出力しくＤｌｌ）、再びＤＭＡ許可信号１１よ
ジＤ、＋１１Ｄ２＋２とインクリメントしてゆく。

つぎに、現在アドレス９はＤＭＡ許可信号１１を入力し
たときのみスリーステートバッファ３５によりアドレス
バス１４へ出力され、ＤＭＡ許可信号１１が入力されて
いるときのアドレスバス１４はハイインピーダンス状態
（※）となり、現在アドレス９は出力しない。

第３図はワード数格納用Ｄフリップフロップ４とワード
数用カウンタ５の動作説明図で、（ａ）はＤフリップ７
０ツブ４とカウンタ５を示し、（ｂ）はそのタイムチャ
ートを示す。そして、この第３図（ｂ）に示すタイムチ
ャートにおいて、何）はデータバス１を示したものであ
り、（ロ）はワード数設定信号１３、Ｈは次面開始ワー
ド数８、に）はワード数州カウ／り５の値、（ホ）はＤ
ＭＡ許可信号１１、（へ）は終了信号１５を示したもの
である。

この第３図におけるワード数格納用Ｄフリップフロップ
４とワード数用カウンタ５の動作が前記のアドレス格納
用Ｄフリップフロップ３とアドレス用カウンタ６の動作
と異なる点は、アドレス用カウンタ６の出力が現在アド
レス９としてＤＭＡ許可信号１１が入力するごとに出力
していたのに対し、ワード数用カウンタ５の出力は終了
信号１５によりワード数用カウンタ５へ次面開始ワード
数８（−）を入力することにある。そして、ＤＭＡ許可
信号１１の入力により次面開始ワード数８をり、ｌ。

ＤＩ”ｌ＋・・・Ｄ！ニー１　　とインクリメントして
ゆき、再び終了信号１５が出力されると、次面開始ワー
ド数８が前回と変化していない場合には、前回と同じ値
（Ｄ２）がワード数用カウンタ５の値として入力される
。この動作はワード数を前回と同じイ直とするｙｄＪ作
の場合に有効となυ、従来のように前回と同じワード数
でも開始ワード数を再度設定する手順が省ける。

第４図は本発明の具体的な実施例を示すブロック図で、
データバスが８ビツトでアドレスバスが１６ビツトのＤ
ＭＡアドレス設定回路の実施例を示すものでおる。

この第４図において第１図と相当部分には同一符号を付
して説明を省略する。

３−１　、３−２はアドレス格納用Ｄフリップフロップ
、４−１．４−２はワード数格納用Ｄフリップフロップ
、５−１．５−２はワード数用カウンタ、６−１．６−
２はアドレス用カウンタである。そして、７−１．７−
２は次面開始アドレス、８−１．’８−２は次面開始ワ
ード数を示し、１２−１．１２−２はアドレス設定信号
、１３−１．１３−２はワード数設定信号を示す。々お
、３６はアドレス用カウンタ６−１．６−２の各出力を
入力としＤＭＡ許可信号１１によって制御されるスリー
ステートバッファである。

この第４図に示す回路は、アドレス設定信号１２として
８ビツトのデータバス１から１６ビツトの現在アドレス
９を作成するために、上位ビットを設定するアドレス設
定信号１２−１と下位ビットを設定するアドレス設定信
号１２−２に分けて次面開始アドレス７−１．７−２を
入力している。

そして、ワード数設定信号１３も同じように、上位ビッ
トを設定するワード数設定信号１３−１と下位ビットを
設定するワード数設定信号１３−２に分けてワード数カ
ウンタ５−１．５−２の値を入力している。また、アド
レス用カウンタ６−１．６−２とワード数カウンタ５−
１　、５−２も８ビツトのカウンタを上位ビットと下位
ビットの２個ず＼を使用し、１６ビツトの現在アドレス
９を作成している。そして、この現在アドレス９を１６
個のスリーステートバッファ３６を使用して１６ビツト
のアドレスバス１４に出力を行っている。

〔発明の効果〕

以上の説明から明らかなように、本発明によれば、従来
の０面と１面のアドレス用カウンタとワード数用カウン
タを同じにして１個にすることにより、構成を簡素化す
ることができ、ソフトウェアおよびハードウェアの設計
時におけるインタフェースプログラムの聞易化および回
路の簡略化に使用部品の減少化が図れるので、実用上の
効果は極めて大である。

【図面の簡単な説明】

第１図は本発明によるＤＭＡアドレス設定回路の一実施
例を示すブロック図、第２図および第３図は第１図の動
作説明に供するアドレスカウンタおよびワード数カウン
タの動作説明図、第４図は本発明の具体的な実施例を示
すブロック図、第５図は従来のＤＭＡアドレス設定回路
の一例を示すプロツク図、第６図、第７図、第８図およ
び第９図は第５図の動作説明に供するアドレスカウンタ
とワード数カウンタおよびＶ１面切換制御回路ならびに
アドレス出力回路の動作説明図である。 １・・・・データバス、２・・・・設定信号作成デコー
ダ、３−３−１．３−２・・・・アドレス格納用Ｄフリ
ップ７０ッグ、４　、４−１　、４−２・・・・ワード
数格納用Ｄフリップフロップ、５　、５−ｔ　。 ５−２・・・・ワード数用カウンタ、６　、６−１．６
−２・・・・アドレス用カウンタ、１０・・・・アドレ
ス出力回路、１４・・・・アドレスバス。 特許出願人　　日本電気株式会社 代理人　山川数構（１９１２名） 第１図 第２図 （Ｇ） （ｂ） 第４図 第８図 （ｂ） （ｂ）

Claims (1)

【特許請求の範囲】
1. 外部より供給されるアドレスバスからアドレス設定信号
   とワード数設定信号を作成する設定信号作成デコーダと
   、前記アドレス設定信号により外部から供給されるデー
   タバスから次面開始アドレスを取り出すアドレス格納用
   Ｄフリップフロップと、前記ワード数設定信号により前
   記データバスから次面開始ワード数を取り出すワード数
   格納用Ｄフリップフロップと、前記次面開始ワード数を
   初期値として外部から供給されるＤＭＡ許可信号により
   ＋１ずつ加算されこの値が最大値となり０に戻つたとき
   に終了信号を出力し該終了信号を前記次面開始ワード数
   の初期値として読込むタイミングとしているワード数用
   カウンタと、前記次面開始アドレスを初期値として前記
   終了信号により読込むタイミングとして現在アドレスを
   設定し前記ＤＭＡ許可信号により＋１ずつ加算された現
   在アドレスを出力しているアドレス用カウンタと、前記
   現在アドレスを前記ＤＭＡ許可信号が入力されるたびに
   アドレスバスへ出力するアドレス出力回路とを備えてな
   ることを特徴とするＤＭＡアドレス設定回路。