JPS6318442A - 出力保護回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、計算機システムの出力回路への書き込み制
御の分野に関するもので、エラーによりプログラム暴走
等が発生した場合においても出力回路に対して、誤った
書き込み信号を発生させ々い出力保護回路に関するもの
である。

〔従来の技術〕

第２図は従来の出力保護回路を示す図であり。

（１）はＣＰＵ、　（２１はデータバス、（３）はアド
レスバス。

（４１は書き込み信号、　　（５ｍ）〜（５ｎ）は出方
回路、（６１けアドレスデコーダ、　　（７ｍ）〜（７
ｎ）は出方回路（５ａ）〜（５ｎ）のそれぞれを選定す
るセレクト信号、（８）は。

ＲＯＭ等で構成され、出力回路（５ａ）〜（５ｎ）の出
方アドレスを格納した出力保護回路、（９）はアドレス
エラー信号（］Ｏａ）〜（］Ｏｎ）は出力回路（５ｍ）
〜（５ｎ）のそれぞれの出力データである。

次に動作について説明する。

ｃｐｕ（１１で演算が行われた後、結果がデータバス（
２）に出力される。

これと同時に出力回路（５ａ）〜（５ｎ）の何れに出方
するのかを示すアドレス情報がアドレスバス（３）に出
力される。このアドレス情報はアドレスデコーダ（６１
によって解読され、セレクト信号（７＆）〜（７ｎ）の
何れか１つの信号をアクティブとし、該当する出力回路
（５ａ）〜（５ｎ）の何れかをセレクトする。

この時、出力保護回路（８）は、アドレスデコーダ（６
＋からのアドレス情報金入力し、あらかじめ格納されて
いる出力回路（５ａ）〜（５ｎ）のアドレス値の中に含
着れているか否かをチェックする。もし、含まれている
場合は、　　ｃｐｕｆｌ）から書き込み信号（４）が出
力され、セレクト信号（７ａ）〜（７ｎ）の何れかによ
ってアクティブにされた出力回路（５ａ）〜（５ｎ）に
データバス（２１のデータが出力され、出力データ（Ｉ
Ｏａ）〜（］Ｏｎ）として外部へ出力される。

もし、出力保護回路（８）に該当するアドレス値が含ま
れていない場合は不正アドレスとしてアドレスエラー信
号（９）がアクティブとなりｃｐｕｔｌ）に送られる。

ｃｐｕ（１１は、舊き込み信号（４１の出力を禁止する
。

〔発明が解決しようとする問題点〕

従来の出力保護回路（８）は１以上のように出力回路（
５ａ）〜（５ｎ）の全アドレスを格納し、アドレス情報
がその中に含まれているか否かだけをチェックしていた
ためにもし、出力回路（５１）にデータを出力しようと
した場合に、プログラム暴走が発生し。

アドレスバス（３）の情報に出力回路（５ｂ）のアドレ
ス情報が出力されても、出力保護回路（８）ではエラー
を検出できず１間違って出力回路（５ｂ）にデータが出
力されてしまう欠点があった。

この発明は上記の問題点を解消するためになされたもの
で、各プログラムが使用する出力回路（５ａ）〜（５ｎ
）を処理の開始時点で各々予測値として登録しておき、
処理が完了し、出力回路（５λ）〜（５ａ）の何れかに
データを出力する時点で、そのアドレス情報と予測値と
を比較する方法を採用することによって、出力回路（５
ａ）〜（５ｎ）への誤った出力を防止するようにした。

〔問題点を解決するための手段〕

この発明に係る出力保護回路（８）には、出力回路（５
ａ）〜（５ｎ）の中で該プログラムが使用する任意のア
ドレスを予測値としてプログラマブルに格納できるアド
レス登録回路全配置し、ω力回路（５ａ）〜（５ｎ）へ
のデータ出力時に、アドレス登録回路の予測値とアドレ
スバス（３）から出力されるアドレス情報をアドレス比
較回路によって比較する方法を採用することによって、
アドレス比較回路の比較値が一致した時のみ書き込み信
号（４）が該当する出力回路（５＆）〜（５ｎ）へ出力
されるようにした。

〔作　用〕

この発明における出力保護回路（８）は予測値として登
録した出力回路（５ａ）〜（５ｎ）のアドレス値と。

出力時のアドレス情報全比較できるようにしたことで、
プログラム暴走等によって発生する出力回路（５ａ）〜
（５ｎ）のアドレス設定ミスによる誤書き込み全防止で
きる。

〔実施例〕

以下この発明の一実施例を図について説明する。

第】図において、０υはプログラムによって出力回路（
５ａ）〜（５ｎ）のいずれかのアドレス値を予測値とし
て登録できるアドレス登録回路、（１２Ｆｉアドレス登
録回路（１］＋のセレクト信号、　（１３１はアドレス
比較回路、　ａ４は一致信号＋　　（１５ａ）〜（１５
ｎ）は書き込み信号（４１のゲート回路、　　（１６ａ
）〜（１６ｎ）は出力回路（５ａ）〜（５ｎ）への書き
込みパルス、　（１７＋は書き込みパルス（１６ｍ）〜
（１６ｎ）の論理和回路、σａけアドレス登録回路α１
）のリセット信号である。

次に動作について説明する。

動作として、該プログラムが出力回路（５ａ）にデータ
を出力するｇＡＪを示す。

該プログラムは出力データの演３８［全開始する前に。

出力回路（５ａ）〜（５ｎ）のうち、出力回路（５＆）
のアドレスをアドレス登録回路αＤへ予測値として登録
する。登録方法は次の手順で行われる。先づＣＰＵ（１
１によってデータバス（２１へ出力回路（５ａ）のアド
レス予測値が出力される。次いでアドレスバス（３）に
アドレス登録回路（１１１の出力アドレスが出力され、
アドレスデコーダ（６１によってセレクト信号（１２１
がアクティブになり、書き込み信号（４１０発生と共に
アドレス登録回路αｌ）ヘアドレス予測値が登録される
。

該プログラムが演算を終了し、出力回路（５ａ）に演算
結果全出力する時には、先づ、演算結果全デー９バス（
２１へ出力する。次いで、出力回路（５ａ）のアドレス
が、アドレスバス（３）に出力される。このアドレスバ
ス（３）の値は、アドレス比較回路０３１にてアドレス
登録回路（１１）の予測値と比較される。不一致の場合
は、アドレスエラー信号（９）カアクティブとなりｃｐ
ｕ（１１へ送られ、書き込み信号（４１の出力が禁止さ
れる。一致の場合は、一致信号（１４１がアクティブと
なり、アドレスデコーダ（６）によってアクティブにさ
れたセレクト信号（７ａ）と共にゲート回路（１５ｍ）
のゲート開放を行い２次いで発生する書き込み信号（４
）ヲ書き込みパルス（１６ｍ）として出力回路（５ａ）
に出力する。出力回路（５ａ）は書き込みパルス（１６
ａ）　ＶＣよって、演算結果であるデータバス＋２１上
のデータを出力データ（］Ｏａ）として外部に出力０１
１へ送られ、予測値を初期化する機能も果す。

なお、上記実施例では、プログラム暴走等によって出力
回路アドレスの誤りが発生した場合等における誤出力の
防止の例について示したが、Ｈ／Ｗのシーケンスコント
ロール等の分野において、−連の動作が正常に動作した
場合にのみコントロール信号を更新する等の応用て対し
ても有効である。

〔発明の効果〕

以上のように、この発明によれば、出力回路へデータを
出力するまえに、該プログラムが実行前に指定した出力
回路であるか否かを判定できる出力保護回路（８）全構
成したことによって、もしプログラムあるいはＣＰＵの
実行エラーにより動作が正常に機能されなかった場合で
も、出力回路への誤った書き込みを防止することができ
る。すなわち。

エラーが発生した場合でも、出力データの情報の確実性
が高いため、信頼性の高いシステムを構成できる。

【図面の簡単な説明】

第】図は、この発明の一実施例による出力保護回路を示
す因、第２図は、従来の出力保護回路を示す因である。 （１）はＣＰＵ、　　（５ａ）〜（５ｎ）は出力回路、
（８１は出力保護回路、α１１はアドレス登録回路、　
１３１はアドレス比較回路、α４は一致信号、　　（１
５ｍ）〜（１５ｎ）はゲート回路、　　（１６ｍ）〜（
１６ｎ）は書き込みパルス、　１８１はリセット信号で
ある。 なお１図中、同一符号は、同−又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. プログラムの正常あるいは異常な動作を識別し、正常な
   場合は演算結果を出力データとして出力回路へ出力し、
   異常な場合は、演算結果を出力することを禁止する役割
   を有する出力保護回路において、上記プログラムが、出
   力時に指定する出力回路のアドレスを予測値として実行
   前に登録するためのアドレス登録回路、アドレス登録回
   路の予測値とプログラムの実行が終了し、データを出力
   する時点で出力される出力回路のアドレスとを比較する
   アドレス比較回路によって構成され、アドレス比較回路
   の比較結果が一致した時にのみ出力回路へ書き込み信号
   が出力されることを特徴とする出力保護回路。