JPS63185111A - トランジスタ駆動信号加算装置 - Google Patents
トランジスタ駆動信号加算装置Info
- Publication number
- JPS63185111A JPS63185111A JP62016953A JP1695387A JPS63185111A JP S63185111 A JPS63185111 A JP S63185111A JP 62016953 A JP62016953 A JP 62016953A JP 1695387 A JP1695387 A JP 1695387A JP S63185111 A JPS63185111 A JP S63185111A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current switch
- current
- base
- drive signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、例えばビデオディスクプレーヤ等で、再生信
号が欠落した場合にこの信号欠落の状態を伝える情報を
用いて、信号欠落部分を補償するための制御信号を発生
させるような場合に用いることのできるトランジスタ駆
動信号加算装置に関するものである。
号が欠落した場合にこの信号欠落の状態を伝える情報を
用いて、信号欠落部分を補償するための制御信号を発生
させるような場合に用いることのできるトランジスタ駆
動信号加算装置に関するものである。
従来の技術
ビデオディスクプレーヤにおいて、記録媒体から再生し
た変調信号を元のビデオ信号・音声信号に復調した際、
記録層にある障害物・異物及び記録装置の不備により画
質・音質の劣化が生じる場合がある0その場合、画質・
音質の劣化を検出し、補正するための補正制御信号が必
要となる。この補正信号は充分な補正を行なうため、検
出した信号とこの検出した信号の時間幅を広くした信号
とを加算して使用される。そしてこの動作がトランジス
タ駆動信号加算装置で行なわれる。
た変調信号を元のビデオ信号・音声信号に復調した際、
記録層にある障害物・異物及び記録装置の不備により画
質・音質の劣化が生じる場合がある0その場合、画質・
音質の劣化を検出し、補正するための補正制御信号が必
要となる。この補正信号は充分な補正を行なうため、検
出した信号とこの検出した信号の時間幅を広くした信号
とを加算して使用される。そしてこの動作がトランジス
タ駆動信号加算装置で行なわれる。
第3図は従来のトランジスタ駆動信号加算装置の一例を
示す回路図である。第3図において、1は第1の電流ス
イッチ、2,9は定電流源、8は第3の電流スイッチ、
3,4,7,10.11はトランジスタ、5は抵抗、6
は基準電位源、12は出力端子、20は電源端子を示し
ている。
示す回路図である。第3図において、1は第1の電流ス
イッチ、2,9は定電流源、8は第3の電流スイッチ、
3,4,7,10.11はトランジスタ、5は抵抗、6
は基準電位源、12は出力端子、20は電源端子を示し
ている。
いま、第4図aに示す情報が第3図に示す第1の電流ス
イッチ1に印加されると、第1の電流スイッチがオン状
態のとき、トランジスタ3,4で構成したカレントミラ
ーにより抵抗6に電流が流れる0ところが、抵抗6は高
抵抗であるため、トランジスタ4は飽和動作を行ない、
トランジスタ7のベース電位は、電源端子20の電位v
ccからトランジスタ4の飽和電位vsat(4)を引
いた値となる。
イッチ1に印加されると、第1の電流スイッチがオン状
態のとき、トランジスタ3,4で構成したカレントミラ
ーにより抵抗6に電流が流れる0ところが、抵抗6は高
抵抗であるため、トランジスタ4は飽和動作を行ない、
トランジスタ7のベース電位は、電源端子20の電位v
ccからトランジスタ4の飽和電位vsat(4)を引
いた値となる。
一方、第1の電流スイッチ1がオフ状態のときは、トラ
ンジスタ4はオフ状態となり、トランジスタ7は飽和動
作を行ない、トランジスタ7のベース電位は、電源端子
20の電位vC0からトランジスタ7のvBE(v)を
引いた値となる。この状態を第4図すに示している。
ンジスタ4はオフ状態となり、トランジスタ7は飽和動
作を行ない、トランジスタ7のベース電位は、電源端子
20の電位vC0からトランジスタ7のvBE(v)を
引いた値となる。この状態を第4図すに示している。
次に、トランジスタ7のベース電位が(V −C
vsat(7)]のとき、トランジスタ7はオフ状態と
なり、第3の電流スイッチ8に印加される情報が、出力
端子12から得られる。一方、トランジスタのベース電
位が(v、。−vBE(7)] のとき、トランジス
タ7は飽和動作を行ない、トランジスタ7のコレクタ電
位は、電源20の電位vc0からトランジスタ7の飽和
電位vsat(7)を引いた(:■cc−vsat(7
)]となり、出力端子12の出力状態はオフ状態となる
。第4図c、dに波形を示している。
なり、第3の電流スイッチ8に印加される情報が、出力
端子12から得られる。一方、トランジスタのベース電
位が(v、。−vBE(7)] のとき、トランジス
タ7は飽和動作を行ない、トランジスタ7のコレクタ電
位は、電源20の電位vc0からトランジスタ7の飽和
電位vsat(7)を引いた(:■cc−vsat(7
)]となり、出力端子12の出力状態はオフ状態となる
。第4図c、dに波形を示している。
このように、第1の電流スイッチ1と第3の電流スイッ
チ8に印加される情報の加算信号が、出力端子12より
得られていた。
チ8に印加される情報の加算信号が、出力端子12より
得られていた。
発明が解決しようとする問題点
ところが、このような従来の回路では、第3図の抵抗5
の抵抗値を大きくして、第1の電流スイッチ1がオン状
態のとき、トランジスタ4を飽和動作させる必要があっ
た◇このように抵抗6の抵抗値を大きくするため、IC
化には不向きであるとともに、電源端子12の電源電位
と基準電位すとの電位差も変化しないように工夫しなけ
ればならないという問題点がある。
の抵抗値を大きくして、第1の電流スイッチ1がオン状
態のとき、トランジスタ4を飽和動作させる必要があっ
た◇このように抵抗6の抵抗値を大きくするため、IC
化には不向きであるとともに、電源端子12の電源電位
と基準電位すとの電位差も変化しないように工夫しなけ
ればならないという問題点がある。
本発明は以上の問題点を解決するもので、簡単な構成で
電源変動に無関係で、かつ、IC化に適するトランジス
タ駆動信号加算装置を提供することを目的とする。
電源変動に無関係で、かつ、IC化に適するトランジス
タ駆動信号加算装置を提供することを目的とする。
問題点を解決するだめの手段
本発明は上記問題点を解決するため、第1の電流スイッ
チの電流と、第1の電流スイッチと切換極性が反対の第
2の電流スイッチの電流とを電流加算し、その加算出力
を第1のトランジスタのベースに供給し、かつ第1のト
ランジスタのコレクタ出力が第3の電流スイッチの電流
と加算するように構成するとともに、この加算出力をダ
イオード接続された第2のトランジスタのベース・コレ
クタおよび第3のトランジスタのベースに供給し、第1
の電流スイッチのオン期間と第3の電流スイッチのオン
期間との加算期間に第3のトランジスタのコレクタより
出力電流が得られるように構成したものである。
チの電流と、第1の電流スイッチと切換極性が反対の第
2の電流スイッチの電流とを電流加算し、その加算出力
を第1のトランジスタのベースに供給し、かつ第1のト
ランジスタのコレクタ出力が第3の電流スイッチの電流
と加算するように構成するとともに、この加算出力をダ
イオード接続された第2のトランジスタのベース・コレ
クタおよび第3のトランジスタのベースに供給し、第1
の電流スイッチのオン期間と第3の電流スイッチのオン
期間との加算期間に第3のトランジスタのコレクタより
出力電流が得られるように構成したものである。
作 用
本発明は上記した構成により、第1の電流スイッチと、
第1の電流スイッチの反対の切換極性を有する第2の電
流スイッチとの電流の加算電流が第1のトランジスタの
ベースに供給されるため、トランジスタはオフ状態と飽
和状態とになり、従来と同様の動作が得られ、さらに、
第2の電流スイッチ及び定電流源を容易に構成すること
ができる。
第1の電流スイッチの反対の切換極性を有する第2の電
流スイッチとの電流の加算電流が第1のトランジスタの
ベースに供給されるため、トランジスタはオフ状態と飽
和状態とになり、従来と同様の動作が得られ、さらに、
第2の電流スイッチ及び定電流源を容易に構成すること
ができる。
実施例
第1図は本発明のトランジスタ駆動信号加算装置の一実
施例を示す回路図である。第1図において、1は第1の
電流スイッチ、19は第1の電流スイッチの反対の極性
を有する第2の電流スイッチ、8は第3の電流スイッチ
、2,18.9は定電流源、3,4,7,10.11は
トランジスタ、12は出力端子、2oは電源端子である
。
施例を示す回路図である。第1図において、1は第1の
電流スイッチ、19は第1の電流スイッチの反対の極性
を有する第2の電流スイッチ、8は第3の電流スイッチ
、2,18.9は定電流源、3,4,7,10.11は
トランジスタ、12は出力端子、2oは電源端子である
。
以下、その動作について第2図を用いて説明する。
第2図aに示す情報が第1の電流スイッチ1に印加され
、かつ、第2図すに示す情報が第2の電流スイッチ19
に印加される。第1の電流スイッチ1がオン状態のとき
、トランジスタ3,4で構成するカレントミラー回路は
、トランジスタ4のコレクタ端子よりの電流を押し出せ
ないため、トランジスタ4は飽和状態となり、トランジ
スタ7のベース電位は、電源端子2oの電位V。0から
トランジスタ4の飽和電位vsat(4)を引いた値と
なる。
、かつ、第2図すに示す情報が第2の電流スイッチ19
に印加される。第1の電流スイッチ1がオン状態のとき
、トランジスタ3,4で構成するカレントミラー回路は
、トランジスタ4のコレクタ端子よりの電流を押し出せ
ないため、トランジスタ4は飽和状態となり、トランジ
スタ7のベース電位は、電源端子2oの電位V。0から
トランジスタ4の飽和電位vsat(4)を引いた値と
なる。
一方、第1の電流スイッチ1がオフ状態のとき、トラン
ジスタ4はオフ状態となるため、トランジスタ7のベー
ス電位は、電源2oの電位V。Cからトランジスタ7の
ベース・エミッタ間電圧vBE(7)を引いた値となる
。この波形は、第2図Cに示している。
ジスタ4はオフ状態となるため、トランジスタ7のベー
ス電位は、電源2oの電位V。Cからトランジスタ7の
ベース・エミッタ間電圧vBE(7)を引いた値となる
。この波形は、第2図Cに示している。
さらに、トランジスタ7のベース電位が〔vco−vs
at(4)〕のとき、トランジスタ7はオフ状態となり
、第3の電流スイッチ8の情報が出力端子12より得ら
れる。ま、た、トランジスタ7のベース電位が■。。−
vBE(7)−’のとき、トランジスタ′7は飽和動作
を行なうため出力端子12はオフ状態となる。この動作
波形を第2図d、eに示している。
at(4)〕のとき、トランジスタ7はオフ状態となり
、第3の電流スイッチ8の情報が出力端子12より得ら
れる。ま、た、トランジスタ7のベース電位が■。。−
vBE(7)−’のとき、トランジスタ′7は飽和動作
を行なうため出力端子12はオフ状態となる。この動作
波形を第2図d、eに示している。
以上のように、第2の電流スイッチ19と定電流源18
とで、従来あった高抵抗と基準電位源とを堰り除くこと
ができるため、きわめて簡単な回路構成で、電源変動に
依存せず、かつIC化に適した構成となる。
とで、従来あった高抵抗と基準電位源とを堰り除くこと
ができるため、きわめて簡単な回路構成で、電源変動に
依存せず、かつIC化に適した構成となる。
発明の効果
以上述べたように本発明は、第1の電流スイッチと、こ
の第1の電流スイッチと反対の切換極性を有する第2の
電流スイッチとの電流を電流加算するとともに、第1の
トランジスタのベースに供給することにより、第1のト
ランジスタを飽和動作とオフ動作させることができ、第
1の電流スイッチのオン期間と、後段の第3の°電流ス
イッチのオン期間との加算期間に出力を得るようにした
もので、これによればきわめて簡単な構成で、電源依存
をなくし、かつ、IC化に適した回路を得ることができ
るものであり、その効果は大である。
の第1の電流スイッチと反対の切換極性を有する第2の
電流スイッチとの電流を電流加算するとともに、第1の
トランジスタのベースに供給することにより、第1のト
ランジスタを飽和動作とオフ動作させることができ、第
1の電流スイッチのオン期間と、後段の第3の°電流ス
イッチのオン期間との加算期間に出力を得るようにした
もので、これによればきわめて簡単な構成で、電源依存
をなくし、かつ、IC化に適した回路を得ることができ
るものであり、その効果は大である。
第1図は本発明の一実施例におけるトランジスタ駆動信
号加算装置を示す回路図、第2図はその動作を説明する
ための動作波形図、第3図は従来例のトランジスタ駆動
信号加算装置を示す回路図、第4図は従来の動作を説明
するための動作波形図である。 1.8,19・・・・・・電流スイッチ、2,9.18
・・・・・・定電流源、3,4,7,10,11・・・
・・・トランジスタ、12・・・・・・出力端子、20
・・・・・・電源端子。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名/、
8. /9−一一電う剋スイッチ2、 9. /δ
−−一 定ン瞠−ラ気う原第1図 20−電源端子 第 2 図
号加算装置を示す回路図、第2図はその動作を説明する
ための動作波形図、第3図は従来例のトランジスタ駆動
信号加算装置を示す回路図、第4図は従来の動作を説明
するための動作波形図である。 1.8,19・・・・・・電流スイッチ、2,9.18
・・・・・・定電流源、3,4,7,10,11・・・
・・・トランジスタ、12・・・・・・出力端子、20
・・・・・・電源端子。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名/、
8. /9−一一電う剋スイッチ2、 9. /δ
−−一 定ン瞠−ラ気う原第1図 20−電源端子 第 2 図
Claims (1)
- 第1の電流スイッチと、この第1の電流スイッチと切換
極性が反対の第2の電流スイッチとのそれぞれの電流を
加算して第1のトランジスタのベースに供給し、この第
1のトランジスタのコレクタ出力電流を第3の電流スイ
ッチの電流と加算するように構成するとともに、その加
算出力をダイオード接続された第2のトランジスタのベ
ース・コレクタおよび第3のトランジスタのベースに供
給し、第1の電流スイッチのオン期間と第3の電流スイ
ッチのオン期間との加算期間の電流を第3のトランジス
タのコレクタより出力するようにしたことを特徴とする
トランジスタ駆動信号加算装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62016953A JPH0695636B2 (ja) | 1987-01-27 | 1987-01-27 | トランジスタ駆動信号加算装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62016953A JPH0695636B2 (ja) | 1987-01-27 | 1987-01-27 | トランジスタ駆動信号加算装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63185111A true JPS63185111A (ja) | 1988-07-30 |
| JPH0695636B2 JPH0695636B2 (ja) | 1994-11-24 |
Family
ID=11930481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62016953A Expired - Lifetime JPH0695636B2 (ja) | 1987-01-27 | 1987-01-27 | トランジスタ駆動信号加算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0695636B2 (ja) |
-
1987
- 1987-01-27 JP JP62016953A patent/JPH0695636B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0695636B2 (ja) | 1994-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2749729B2 (ja) | 磁気記録再生回路 | |
| JPS63185111A (ja) | トランジスタ駆動信号加算装置 | |
| JPH0223089B2 (ja) | ||
| JPS61177019A (ja) | パルスストレツチ回路 | |
| JPH0548293Y2 (ja) | ||
| JP2543211B2 (ja) | 磁気記録再生装置の読み出し回路 | |
| JPS61187468A (ja) | クランプ回路 | |
| JPH05182425A (ja) | コントロール信号の再生回路 | |
| JP3344001B2 (ja) | ディジタル記録再生装置 | |
| JP2954795B2 (ja) | 信号処理回路 | |
| JPS5864605A (ja) | 磁気記録再生装置 | |
| JP3550625B2 (ja) | 記録増幅回路 | |
| JPH11306505A (ja) | 電流発生回路およびそれを用いた磁気記録装置 | |
| JPS6239498B2 (ja) | ||
| JPS58197906A (ja) | 利得切換え増幅回路 | |
| JPH08124103A (ja) | 記録増幅回路 | |
| JPH05234004A (ja) | デジタル磁気記録再生装置 | |
| JPS6120204A (ja) | カセツトテ−プレコ−ダの録再切換回路 | |
| JPH11232605A (ja) | 磁気記録装置 | |
| JPH1127070A (ja) | クランプ回路 | |
| JPH01320608A (ja) | 磁気記録装置 | |
| JPH04258803A (ja) | 磁気記録再生装置の再生回路 | |
| JPH06203309A (ja) | 磁気再生装置 | |
| JPS62177758A (ja) | デジタル信号記録回路 | |
| JPS63273227A (ja) | レ−ザドライバ回路 |