JPS6318808A - 差動増幅器 - Google Patents
差動増幅器Info
- Publication number
- JPS6318808A JPS6318808A JP61162031A JP16203186A JPS6318808A JP S6318808 A JPS6318808 A JP S6318808A JP 61162031 A JP61162031 A JP 61162031A JP 16203186 A JP16203186 A JP 16203186A JP S6318808 A JPS6318808 A JP S6318808A
- Authority
- JP
- Japan
- Prior art keywords
- source
- circuit
- electrode
- transistor
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、利得平担な帯域が広く、高い周波数帯におい
ても増幅器、合成回路等として使用可能な差動増幅器の
回路構成に関するものである。
ても増幅器、合成回路等として使用可能な差動増幅器の
回路構成に関するものである。
（従来の技術）
第４図は従来のシングルエンド形差動増幅器の構成を示
す。ここで、１，２は入力端子、３は接続点、４は出力
端子、５はＲＦバイパス用キャパシタ、Ｑ１〜Ｑ５はＦ
ＥＴである。この差動増幅器はＦＥＴ（Ｑ３ 、Ｑ４
）を負荷としているため比較的低電圧で動作し、かつ高
利得が得られることから、ＩＣＺどに広く用いられてい
る。
す。ここで、１，２は入力端子、３は接続点、４は出力
端子、５はＲＦバイパス用キャパシタ、Ｑ１〜Ｑ５はＦ
ＥＴである。この差動増幅器はＦＥＴ（Ｑ３ 、Ｑ４
）を負荷としているため比較的低電圧で動作し、かつ高
利得が得られることから、ＩＣＺどに広く用いられてい
る。
以下、第５図に示す第４図のＲＦ等価回路を用いてこの
差動増幅器の動作を説明する。ここで、ｇｍｌｒ ｇｍ
２＋ ｇｍ４はそれぞれＱｌ、Ｑ２．Ｑ４の相互コ７ダ
クタンス、Ｚｄ＋ 、 Ｚｄｚ 、 Ｚｄｚ、 Ｚｄ４
ｕそれぞれＱｌ 、Ｑ２．Ｑ３ 、Ｑ４のドレイン・ソ
ース間寄生インピーダンス、Ｇ、Ｓ、ＤはそれぞれＦＥ
Ｔのゲートソーヌ、ドレイン、ｖｌｌ、ｖ１２はそれぞ
れ端子１．端子２の入力端子、ｖｏは端子４の出力電圧
、ｖｌ、ｖ２はそれぞれＱｌ、Ｑ２のゲート・〜ソース
間電圧、■、はＱ５のドレイン・ソース（接地）間電圧
、ｖ３４はＱ４のゲート・ソース間電圧である。Ｑ３．
Ｑ５は定電流源で非常に高いインピーダンスを有する。
差動増幅器の動作を説明する。ここで、ｇｍｌｒ ｇｍ
２＋ ｇｍ４はそれぞれＱｌ、Ｑ２．Ｑ４の相互コ７ダ
クタンス、Ｚｄ＋ 、 Ｚｄｚ 、 Ｚｄｚ、 Ｚｄ４
ｕそれぞれＱｌ 、Ｑ２．Ｑ３ 、Ｑ４のドレイン・ソ
ース間寄生インピーダンス、Ｇ、Ｓ、ＤはそれぞれＦＥ
Ｔのゲートソーヌ、ドレイン、ｖｌｌ、ｖ１２はそれぞ
れ端子１．端子２の入力端子、ｖｏは端子４の出力電圧
、ｖｌ、ｖ２はそれぞれＱｌ、Ｑ２のゲート・〜ソース
間電圧、■、はＱ５のドレイン・ソース（接地）間電圧
、ｖ３４はＱ４のゲート・ソース間電圧である。Ｑ３．
Ｑ５は定電流源で非常に高いインピーダンスを有する。
端子１．端子２に接続される回路の出力インピーダンス
がＱｌ、Ｑ２のゲート・ソース間インピーダンスに比べ
て十分に小さいとすれば、■７．ｖ７．ｖ、は第（１）
式となる。
がＱｌ、Ｑ２のゲート・ソース間インピーダンスに比べ
て十分に小さいとすれば、■７．ｖ７．ｖ、は第（１）
式となる。
■＋ ＝ （Ｗｉｔ Ｖｉｚ ） ／ ２ｖ２＝（ｖ
＋ｚ ｖ＋ｔ）／２ −−（１）Ｖ、＝ （
Ｖｆｌ＋Ｖｉｚ ）／ ２ ここで、■＋＋＝Ｖｌｚとするとｖ、 ＝ ｖ２となり
ｖ。−Ｏとなる。ｖ１１＝−ｖｌ２の場合にばｖ、−０
とｙ５、Ｑｌ。
＋ｚ ｖ＋ｔ）／２ −−（１）Ｖ、＝ （
Ｖｆｌ＋Ｖｉｚ ）／ ２ ここで、■＋＋＝Ｖｌｚとするとｖ、 ＝ ｖ２となり
ｖ。−Ｏとなる。ｖ１１＝−ｖｌ２の場合にばｖ、−０
とｙ５、Ｑｌ。
Ｑ２のゲート・ソース間にそれぞれｙ、＝＝ｃｙｉ、
’＋２）＋Ｖ２−（ｖｉ２Ｖｌｘ）が加わる。まず、ｖ
ｌにより３に出力される電圧ｖ３は、ＱｌがＺｄｌ、Ｚ
ｄｚを負荷とするソース接地Ｆ、 Ｅ Ｔであるから、
第（２）式となる。
’＋２）＋Ｖ２−（ｖｉ２Ｖｌｘ）が加わる。まず、ｖ
ｌにより３に出力される電圧ｖ３は、ＱｌがＺｄｌ、Ｚ
ｄｚを負荷とするソース接地Ｆ、 Ｅ Ｔであるから、
第（２）式となる。
ｖ３ニーｇｍｌ（１／Ｚａ＋＋１／Ｚｄ３）−１（ｖｉ
＋ ｖｉ２ン２・・・・・・（２） ｖ３は、Ｑ４のソースにＺｄｚを負荷したソースホロワ
回路に入力され端子４に電圧Ｖ。１を出力する。
＋ ｖｉ２ン２・・・・・・（２） ｖ３は、Ｑ４のソースにＺｄｚを負荷したソースホロワ
回路に入力され端子４に電圧Ｖ。１を出力する。
Ｖｏ１＝［ｇｍ４／（ｇｍ４”ｌ／Ｚｄｚ＋１／Ｚｄ４
））’Ｖ３”’（３）一方、ｖ２は、Ｑ４のドレインを
接地したドレイン接地ＦＥＴを負荷とするソース接地Ｆ
ＥＴ Ｑ２のゲート・ソース間に印加される。Ｑ２よ
りＱ４を見るインピーダンスは１／ （ｇｍ４” １／
Ｚｄ＋ ）であり、４に電圧Ｖ。２が出力される。
））’Ｖ３”’（３）一方、ｖ２は、Ｑ４のドレインを
接地したドレイン接地ＦＥＴを負荷とするソース接地Ｆ
ＥＴ Ｑ２のゲート・ソース間に印加される。Ｑ２よ
りＱ４を見るインピーダンスは１／ （ｇｍ４” １／
Ｚｄ＋ ）であり、４に電圧Ｖ。２が出力される。
Ｖｏｉ＝ ｇｍ２［Ｚｄｚ １／（ｇｍ４＋１／Ｚ
ｄ４））・ｖ２ ・・−（Ｊここで、一般に数ＧＨｚ
以下の周波数帯ではｇｍＺｃｉ ＞＞ １であるから、
ｇｍｌ ＝ ｇｍ２ ＝ｇｍ４ とすれば、 ｖｏｌニーｇｍ＋（１／Ｚｄｔ ＋１／Ｚｄｚ） ・ｖ
＋ｖｏ２ ” Ｖ２ ＝ Ｖｌ とｚ、ｂ、ｖＯｌ〉〉Ｖｏ２である。したがって、Ｖｏ
はＱｌのゲート・ソース間に印加されるｖ、 ＝（ｖ、
□−ｖ１２）／２のみによって決まる。ここで、Ｑｌお
よびＱ３のトレイン・ソース間容量、コンダクタンスを
それぞれＣｄｓ ｒ Ｇｄｓ Ｎ ωを角周波数とすれ
ば１／Ｚｃｌ＋１／Ｚｄ２＝２（Ｇｄｓ＋ｊωｃｄ ｓ
） −（６）となるから、利得Ｇａの絶対
値は第（７）式で与えられる。
ｄ４））・ｖ２ ・・−（Ｊここで、一般に数ＧＨｚ
以下の周波数帯ではｇｍＺｃｉ ＞＞ １であるから、
ｇｍｌ ＝ ｇｍ２ ＝ｇｍ４ とすれば、 ｖｏｌニーｇｍ＋（１／Ｚｄｔ ＋１／Ｚｄｚ） ・ｖ
＋ｖｏ２ ” Ｖ２ ＝ Ｖｌ とｚ、ｂ、ｖＯｌ〉〉Ｖｏ２である。したがって、Ｖｏ
はＱｌのゲート・ソース間に印加されるｖ、 ＝（ｖ、
□−ｖ１２）／２のみによって決まる。ここで、Ｑｌお
よびＱ３のトレイン・ソース間容量、コンダクタンスを
それぞれＣｄｓ ｒ Ｇｄｓ Ｎ ωを角周波数とすれ
ば１／Ｚｃｌ＋１／Ｚｄ２＝２（Ｇｄｓ＋ｊωｃｄ ｓ
） −（６）となるから、利得Ｇａの絶対
値は第（７）式で与えられる。
ｌ Ｇａ ｌ ” ｇｍ、／ｎで７ °（７）
第７式に示すように、従来の差動増幅器では利得式の分
母にωＣｄｓという周波数依存性を持つ項を含むため、
周波数が高くなると利得が低下する。
第７式に示すように、従来の差動増幅器では利得式の分
母にωＣｄｓという周波数依存性を持つ項を含むため、
周波数が高くなると利得が低下する。
（発明が解決しようとする問題点）
第６図に一般的なマイクロ波帯ＦＥＴのパラメータを用
いて計算した特性例を示す。図のように、５ＱＯＭＨｚ
を越える周波数付近から利得が低下し、Ｉ ＧＨｚ以上
の周波数においては利得傾斜が大きくなる。このため、
従来Ｉ ＧＨｚ帯の差動増幅器としてこの種のものが使
用できなかった。
いて計算した特性例を示す。図のように、５ＱＯＭＨｚ
を越える周波数付近から利得が低下し、Ｉ ＧＨｚ以上
の周波数においては利得傾斜が大きくなる。このため、
従来Ｉ ＧＨｚ帯の差動増幅器としてこの種のものが使
用できなかった。
本発明の目的は上記欠点を解消し、］、ＧＨｚ以上の高
周波においても利得の傾斜が少ないシングルエンド形増
幅器を提供することにある。
周波においても利得の傾斜が少ないシングルエンド形増
幅器を提供することにある。
（問題点を解決するだめの手段）
本発明の特徴は、従来のシングルエンド形差動増幅器の
動作周波数限界の原因である、ＦＥＴのドレイン・ソー
ス間容量Ｃｄｓの影響を抑圧するための回路を付加し、
増幅器の利得傾斜特性を改善した点にあシ、その特徴は
、第１のトランジスタの第１電極に第２のトランジスタ
の第２電極を接続するとともに、第２のトランジスタの
第１電極を交流的に接地した構成の、２つの単位回路（
Ａ。
動作周波数限界の原因である、ＦＥＴのドレイン・ソー
ス間容量Ｃｄｓの影響を抑圧するための回路を付加し、
増幅器の利得傾斜特性を改善した点にあシ、その特徴は
、第１のトランジスタの第１電極に第２のトランジスタ
の第２電極を接続するとともに、第２のトランジスタの
第１電極を交流的に接地した構成の、２つの単位回路（
Ａ。
Ｂ）を具備し、各単位回路の第１のトランジスタの第２
電極を共通とするとともに電流源を介して交流的に接地
し、各単位回路（Ａ、Ｂ）の第２トランジスタの第３電
極を一方の単位回路（Ａ）の第１トランジスタの第１電
極に接続し、各単位回路（Ａ、Ｂ）の第１トランジスタ
の第３電極を入力端子とし、単位回路（Ｂ）の第２トラ
ンジスタの第２電極を出力端子とするシングルエンド形
差動増幅器において、単位回路（Ａ）の第２トランジス
タの第１電極と第３電極の間にキャパシタと抵抗との直
列回路が設けられる差動増幅器にある。
電極を共通とするとともに電流源を介して交流的に接地
し、各単位回路（Ａ、Ｂ）の第２トランジスタの第３電
極を一方の単位回路（Ａ）の第１トランジスタの第１電
極に接続し、各単位回路（Ａ、Ｂ）の第１トランジスタ
の第３電極を入力端子とし、単位回路（Ｂ）の第２トラ
ンジスタの第２電極を出力端子とするシングルエンド形
差動増幅器において、単位回路（Ａ）の第２トランジス
タの第１電極と第３電極の間にキャパシタと抵抗との直
列回路が設けられる差動増幅器にある。
上記トランジスタとしては、通常のバイポーラトランジ
スタ又はＦＥＴが可能である。上記第１電極はドレイン
又はコレクタ、第２電極はソース又はエミッタ、第３電
極はペース又はゲートに対応する。
スタ又はＦＥＴが可能である。上記第１電極はドレイン
又はコレクタ、第２電極はソース又はエミッタ、第３電
極はペース又はゲートに対応する。
（実施例）
第１図は本発明の詳細な説明する図であって、６は抵抗
（ＺＬ）、７はキャパシタ（ＣＬ）であり、他は第４図
と同じである。ここで、７はＺＬに直流電流を流さない
ためのキャパシタで、ＣＬは使用周波数ではインピーダ
ンス力！無視できる程度に十分に大きな値にすることが
望ましい。このＣＬによって本回路の直流バイアス条件
は従来の回路と同じになる。
（ＺＬ）、７はキャパシタ（ＣＬ）であり、他は第４図
と同じである。ここで、７はＺＬに直流電流を流さない
ためのキャパシタで、ＣＬは使用周波数ではインピーダ
ンス力！無視できる程度に十分に大きな値にすることが
望ましい。このＣＬによって本回路の直流バイアス条件
は従来の回路と同じになる。
第（２）式で示したように、ＺＬがない場合（ＺＬ−ｏ
ｏ）の利得Ｇ８は Ｉ Ｇａ ｌ ＝ ｇｍ１／ Ｇｄ５” ＋ （ｔ）”
Ｃｄｓ”で与えられる。ここで、Ｇｄｓ、ＣｄＳはＱ
ｌおよびＱ３のドレイン・ソース間コンダクタンス、容
量である。利得の平たんな帯域をより高い周波数まで維
持するため、本発明では、ＲＦ的にＱｌ、Ｑ３のドレイ
ン・ソース間に抵抗ＺＬを付加した。これによシ、利得
Ｇａ′は（８）式となる。
ｏ）の利得Ｇ８は Ｉ Ｇａ ｌ ＝ ｇｍ１／ Ｇｄ５” ＋ （ｔ）”
Ｃｄｓ”で与えられる。ここで、Ｇｄｓ、ＣｄＳはＱ
ｌおよびＱ３のドレイン・ソース間コンダクタンス、容
量である。利得の平たんな帯域をより高い周波数まで維
持するため、本発明では、ＲＦ的にＱｌ、Ｑ３のドレイ
ン・ソース間に抵抗ＺＬを付加した。これによシ、利得
Ｇａ′は（８）式となる。
ＩＧａ’ｌ＝ｇｒｎ＋／ （１／Ｚｔ、＋Ｇｄ５）’＋
””Ｃｄｓ” ・＜５）ＺＬを小さくしていくに従っ
てＣｄｓの影響が現れる周波数が高くなり、ＩＧＨ２μ
上の高周波においても利得傾斜の少ない良好な増幅特性
が実現できる。
””Ｃｄｓ” ・＜５）ＺＬを小さくしていくに従っ
てＣｄｓの影響が現れる周波数が高くなり、ＩＧＨ２μ
上の高周波においても利得傾斜の少ない良好な増幅特性
が実現できる。
以上述べたＺＬの効果を検証するため、第１図に示す回
路の特性計算例を第２図に示す。ここで、使用したＦＥ
Ｔは第６図のものと同じであり、また、Ｚｔ、＜＜１／
ωＣｄｓとしている。図に示すように３ＧＨｚ帯でも平
たんで良好な特性が得られている。
路の特性計算例を第２図に示す。ここで、使用したＦＥ
Ｔは第６図のものと同じであり、また、Ｚｔ、＜＜１／
ωＣｄｓとしている。図に示すように３ＧＨｚ帯でも平
たんで良好な特性が得られている。
以上はトランジスタとしてＦＥＴの場合について説明し
たが、バイポーラトランジスタでも同様に動作する。Ｎ
ＰＮ トランジスタを用いた場合の例を第３図に示す。
たが、バイポーラトランジスタでも同様に動作する。Ｎ
ＰＮ トランジスタを用いた場合の例を第３図に示す。
動作原理は第１図の場合とまったく同様である。
（発明の効果）
以上説明したように、本発明はシングルエンド形差動増
幅器におけるＦＥＴの寄生容量の影響を除去し、ＩＧＨ
ｚ以上の高周波帯で動作可能な構成としているから、マ
イクロ波帯での広い応用が可能となる利点がある。例え
ば、マイクロ波ミキサのＩＰ出力の増幅、マイクロ波ダ
ブルバランス形ミキサにおける二つのＩＦ比出力合成な
どが考えられる。
幅器におけるＦＥＴの寄生容量の影響を除去し、ＩＧＨ
ｚ以上の高周波帯で動作可能な構成としているから、マ
イクロ波帯での広い応用が可能となる利点がある。例え
ば、マイクロ波ミキサのＩＰ出力の増幅、マイクロ波ダ
ブルバランス形ミキサにおける二つのＩＦ比出力合成な
どが考えられる。
第１図は本発明の実施例、第２図は第１図の回路の利得
周波数特性の計算値を示す図、第３図は本発明の別の実
施例、第４図は従来のシングルエンド形差動増幅器の構
成、第５図は第４図の回路のＲＦ等価回路、第６図は第
４図の回路の利得周波数特性の計算値を示す図である。 ■、２・・・入力端子、３・・・接続点、４・・・出力
端子、５・・・バイパス用キャパシタ、６・・・抵抗（
Ｚｔ、）、７・・・キャパシタ（Ｃｔ、）、Ｑｌ−Ｑ５
・・・ＦＥＴ、Ｇ。 Ｄ、Ｓ・・・ＦＥＴのゲート、ドレイ／、ソース、ｇｍ
ｘ ＋ ｇｍ２ ＋ ｇｍ４ ”’ Ｑ １ ＋ Ｑ
２ ＋ Ｑ ４の相互コンダクタンス、Ｚｄ＋ ｌ Ｚ
ｄ２＋ Ｚｄ３１ Ｚｄ４−Ｑ １ ＋Ｑ２ｒＱ３ 、
Ｑ４のドレイン・ソース間寄生インピーダンス、ｖｌｌ
、ｖｌ２・・・入力端子、ｖｏ・・・出力端子、ｖｌ、
ｖ２・・・Ｑｌ、Ｑ２のゲート・〜ソース間電圧、■、
・・・Ｑ５のドレイン・ソース間電圧、■、４・・・Ｑ
４のゲート・〜ソース間電圧。 第１ 図 第２図 弔３図 第４図 第５図
周波数特性の計算値を示す図、第３図は本発明の別の実
施例、第４図は従来のシングルエンド形差動増幅器の構
成、第５図は第４図の回路のＲＦ等価回路、第６図は第
４図の回路の利得周波数特性の計算値を示す図である。 ■、２・・・入力端子、３・・・接続点、４・・・出力
端子、５・・・バイパス用キャパシタ、６・・・抵抗（
Ｚｔ、）、７・・・キャパシタ（Ｃｔ、）、Ｑｌ−Ｑ５
・・・ＦＥＴ、Ｇ。 Ｄ、Ｓ・・・ＦＥＴのゲート、ドレイ／、ソース、ｇｍ
ｘ ＋ ｇｍ２ ＋ ｇｍ４ ”’ Ｑ １ ＋ Ｑ
２ ＋ Ｑ ４の相互コンダクタンス、Ｚｄ＋ ｌ Ｚ
ｄ２＋ Ｚｄ３１ Ｚｄ４−Ｑ １ ＋Ｑ２ｒＱ３ 、
Ｑ４のドレイン・ソース間寄生インピーダンス、ｖｌｌ
、ｖｌ２・・・入力端子、ｖｏ・・・出力端子、ｖｌ、
ｖ２・・・Ｑｌ、Ｑ２のゲート・〜ソース間電圧、■、
・・・Ｑ５のドレイン・ソース間電圧、■、４・・・Ｑ
４のゲート・〜ソース間電圧。 第１ 図 第２図 弔３図 第４図 第５図
Claims (1)
- 第１のトランジスタの第１電極に第２のトランジスタの
第２電極を接続するとともに、第２のトランジスタの第
１電極を交流的に接地した構成の、２つの単位回路（Ａ
、Ｂ）を具備し、各単位回路（Ａ、Ｂ）の第１のトラン
ジスタの第２電極を共通とするとともに電流源を介して
交流的に接地し、各単位回路（Ａ、Ｂ）の第２トランジ
スタの第３電極を一方の単位回路（Ａ）の第１トランジ
スタの第１電極に接続し、各単位回路（Ａ、Ｂ）の第１
トランジスタの第３電極を入力端子とし、単位回路（Ｂ
）の第２トランジスタの第２電極を出力端子とするシン
グルエンド形差動増幅器において、単位回路（Ａ）の第
２トランジスタの第１電極と第３電極の間にキャパシタ
と抵抗との直列回路が設けられることを特徴とする差動
増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61162031A JPH0734528B2 (ja) | 1986-07-11 | 1986-07-11 | 差動増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61162031A JPH0734528B2 (ja) | 1986-07-11 | 1986-07-11 | 差動増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6318808A true JPS6318808A (ja) | 1988-01-26 |
| JPH0734528B2 JPH0734528B2 (ja) | 1995-04-12 |
Family
ID=15746761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61162031A Expired - Lifetime JPH0734528B2 (ja) | 1986-07-11 | 1986-07-11 | 差動増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0734528B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01172721U (ja) * | 1988-05-26 | 1989-12-07 |
-
1986
- 1986-07-11 JP JP61162031A patent/JPH0734528B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01172721U (ja) * | 1988-05-26 | 1989-12-07 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0734528B2 (ja) | 1995-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4206589B2 (ja) | 分布増幅器 | |
| US6566949B1 (en) | Highly linear high-speed transconductance amplifier for Gm-C filters | |
| US20020175763A1 (en) | Wide-band single-ended to differential converter in CMOS technology | |
| US6798268B2 (en) | Single-ended differential circuit using complementary devices | |
| Al-Shahrani et al. | Efficient inverse filters based on second-generation voltage conveyor (VCII) | |
| US6346804B2 (en) | Impedance conversion circuit | |
| CN116232241B (zh) | 仪表放大电路及电流监测仪 | |
| JPH10209781A (ja) | 差動回路を含む電子回路 | |
| JPS62176315A (ja) | 電子増幅器 | |
| US5315265A (en) | Low intermodulation distortion FET amplifier using parasitic resonant matching | |
| Klumperink et al. | CMOS variable transconductance circuit with constant bandwidth | |
| JP3522630B2 (ja) | 単相信号／差動信号変換型の電圧増幅器 | |
| EP1149466A1 (en) | Amplifier | |
| JPH0734528B2 (ja) | 差動増幅器 | |
| US5783954A (en) | Linear voltage-to-current converter | |
| JP3250884B2 (ja) | 演算増幅器 | |
| JPH02274106A (ja) | ミキサ回路 | |
| Thanachayanont | Low voltage CMOS fully differential active inductor and its application to RF bandpass amplifier design | |
| JP2603962Y2 (ja) | アナログ・ローパス・フィルタ | |
| JP2003133907A (ja) | 等価インダクタ回路 | |
| JP2718378B2 (ja) | 半導体増幅回路 | |
| EP1617558A1 (en) | High frequency transistor having an impedance transforming network | |
| JP2026005948A (ja) | 差動増幅器 | |
| JPH06268457A (ja) | 演算増幅回路 | |
| JPH0115221Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |