JPS63190426A - 位相同期回路 - Google Patents
位相同期回路Info
- Publication number
- JPS63190426A JPS63190426A JP62023033A JP2303387A JPS63190426A JP S63190426 A JPS63190426 A JP S63190426A JP 62023033 A JP62023033 A JP 62023033A JP 2303387 A JP2303387 A JP 2303387A JP S63190426 A JPS63190426 A JP S63190426A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- controlled oscillator
- phase
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は周波数シンセサイザなどに用いる位相同期回路
に関するものである。っ 従来の技術 従来の位相同期口、＠は、第４図に示すような構成であ
った。
に関するものである。っ 従来の技術 従来の位相同期口、＠は、第４図に示すような構成であ
った。
すなわち入力端子１に加えられる入力信号と電圧制御発
振器２の出力を位相比較器３により位相比較し、前記位
相比較器３の出力をループフィルタ４に入力し、前記ル
ープフィルタ４の出力を前記電圧制御発振器２に入力し
てループを構成し、入力信号に位相が同期した出力信号
を前記電圧制御発振器２の出力端子から得ていた。
振器２の出力を位相比較器３により位相比較し、前記位
相比較器３の出力をループフィルタ４に入力し、前記ル
ープフィルタ４の出力を前記電圧制御発振器２に入力し
てループを構成し、入力信号に位相が同期した出力信号
を前記電圧制御発振器２の出力端子から得ていた。
発明が解決しようとする問題点
しかし、このような構成のものでは同期が外れた場合、
同期の復帰が困難であったり、時間がかかるという問題
があった。
同期の復帰が困難であったり、時間がかかるという問題
があった。
本発明はこのような問題を解決するもので、同期の回復
を容易にすることを目的とする。
を容易にすることを目的とする。
問題点を解決するための手段
上記問題点を解決する本発明の技術的な手段は、同期が
外れたときＯＶから電源電圧まで徐々に変化する電圧を
前記電圧制御発振器の制御電圧として、前記電圧制御発
振器の入力端子に印加するものである。
外れたときＯＶから電源電圧まで徐々に変化する電圧を
前記電圧制御発振器の制御電圧として、前記電圧制御発
振器の入力端子に印加するものである。
作用
この技術的手段による作用は次のようになる。
すなわち、同期状態では入力信号と電圧制御発振器の出
力との位相差を位相比較器で検出し、ループフィルタを
介して前記電圧制御発振器にフィードバックされ、入力
信号に位相が同期した出力信号が得られる。
力との位相差を位相比較器で検出し、ループフィルタを
介して前記電圧制御発振器にフィードバックされ、入力
信号に位相が同期した出力信号が得られる。
また同期が外れた状態では、前記電圧制御発振器の制御
電圧がＯＶから電源電圧まで徐々に変化するため、必ず
同期状態のときの電圧になるときがあり、その後は短時
間に同期が確立する。
電圧がＯＶから電源電圧まで徐々に変化するため、必ず
同期状態のときの電圧になるときがあり、その後は短時
間に同期が確立する。
この結果、同期が外れても容易に復帰することができる
。
。
実施例
本発明の一実施例を第１図に示す。３は位相比較器で、
入力端子１に加えられる入力信号と電圧制御発振器２の
出力との位相差を検出する。４ｔｒｉループフイルタで
、前記位相比較器３の出力より直流信号を得る。６は同
期検出器で、本発明による位相同期回路が同期状態であ
るかないかを検出する。７は電圧発生器で、同期検出器
６が同期状態でないことを検出したとき、ｏＶから電源
電圧まで徐々に変化する電圧を発生する。８はスイッチ
で、同期検出回路の出力により同期状態ではａ側に、非
同期状態ではｂ側に切替えられる。
入力端子１に加えられる入力信号と電圧制御発振器２の
出力との位相差を検出する。４ｔｒｉループフイルタで
、前記位相比較器３の出力より直流信号を得る。６は同
期検出器で、本発明による位相同期回路が同期状態であ
るかないかを検出する。７は電圧発生器で、同期検出器
６が同期状態でないことを検出したとき、ｏＶから電源
電圧まで徐々に変化する電圧を発生する。８はスイッチ
で、同期検出回路の出力により同期状態ではａ側に、非
同期状態ではｂ側に切替えられる。
第２図は本発明に用いられる電圧発生器７の一例である
。９は入力端子、１ｏは電源電圧、１１はトランジスタ
、１２．１４は抵抗器、１３はコンデンサ、１６は出力
端子である。抵抗器１４の抵抗値Ｒ２は抵抗器１２の抵
抗値Ｒ１よシ十分大きい。
。９は入力端子、１ｏは電源電圧、１１はトランジスタ
、１２．１４は抵抗器、１３はコンデンサ、１６は出力
端子である。抵抗器１４の抵抗値Ｒ２は抵抗器１２の抵
抗値Ｒ１よシ十分大きい。
第３図は本発明に用いられる同期検出回路６の一例であ
る。１６は入力端子、１ア、２０，２１゜２３は抵抗器
、１８はダイオード、１９はコンデンサ、２２は電圧比
較器、２４は電源電圧、２６は出力端子である。
る。１６は入力端子、１ア、２０，２１゜２３は抵抗器
、１８はダイオード、１９はコンデンサ、２２は電圧比
較器、２４は電源電圧、２６は出力端子である。
つぎに動作を説明する。まず、位相同期回路が同期状態
にあるとき、同期検出器６ｉｌ′ｉ同期状態を検出する
、すなわち同期状態であるので電圧制御発振器２の出力
レベルは高く、第３図の入力端子１６に印加される電圧
も高い。抵抗器１７，２０゜ダイオード１８、コンデン
サ１９で構成される振幅検波回路により高い直流電圧が
得られる。前記直流電圧と、抵抗器２３．２１で決まる
基準電圧を電圧比較器２２で比較し、出力端子２５には
ローレベルを得る。
にあるとき、同期検出器６ｉｌ′ｉ同期状態を検出する
、すなわち同期状態であるので電圧制御発振器２の出力
レベルは高く、第３図の入力端子１６に印加される電圧
も高い。抵抗器１７，２０゜ダイオード１８、コンデン
サ１９で構成される振幅検波回路により高い直流電圧が
得られる。前記直流電圧と、抵抗器２３．２１で決まる
基準電圧を電圧比較器２２で比較し、出力端子２５には
ローレベルを得る。
したがってスイッチ８はａ側のままであり、ループフィ
ルタ４の出力電圧ＶＴｏが電圧制御発振器２に入力され
る。一方第２図の入力端子９はローレベルとなり、トラ
ンジスタ１１はＯＦＦとなり、出力端子１６はＯｖとな
る。
ルタ４の出力電圧ＶＴｏが電圧制御発振器２に入力され
る。一方第２図の入力端子９はローレベルとなり、トラ
ンジスタ１１はＯＦＦとなり、出力端子１６はＯｖとな
る。
つぎに位相同期回路の同期が外れたとき、同期検出器６
は非同期状態を検出する。すなわち同期が外れているの
で、電圧制御発振器２の出力レベルは低く、第３図の入
力端子１６に印加される電圧も低い。抵抗器１７．２０
、ダイオード１８、コンデンサ１９で構成される振幅検
波回路により低い直流電圧が得られる。前記直流電圧と
、抵抗器２３．２１で決まる基準電圧を電圧比較器２２
で比較し、出力端子２６にはハイレベルを得る。
は非同期状態を検出する。すなわち同期が外れているの
で、電圧制御発振器２の出力レベルは低く、第３図の入
力端子１６に印加される電圧も低い。抵抗器１７．２０
、ダイオード１８、コンデンサ１９で構成される振幅検
波回路により低い直流電圧が得られる。前記直流電圧と
、抵抗器２３．２１で決まる基準電圧を電圧比較器２２
で比較し、出力端子２６にはハイレベルを得る。
したがってスイッチ８はｂ側に切替る。一方第２図の入
力端子９はハイレベルとなシ、トランジスタ１１はＯＮ
となり、出力端子１６に生じる電圧Ｅは電源電圧２４を
Ｖ。、時間をｔとすれば””Ｖｏ （１−、−ｔ／ＣＲ
１） となる。ここでＣＲ１を大きくとれば電圧ＥはＯＶから
Ｖ。まで徐々に変化する。このように電圧制御発振器２
にはｏＶから電源電圧まで徐々に変化する電圧が制御電
圧として印加される。制御電圧がＯｖから電源電圧まで
変化している場合、制御電圧がＶＴｏになったとき電圧
制御発振器２の出力レベルは高くなり、同期検出器６の
出力はローレベルになり、スイッチ８はａ側に切替る。
力端子９はハイレベルとなシ、トランジスタ１１はＯＮ
となり、出力端子１６に生じる電圧Ｅは電源電圧２４を
Ｖ。、時間をｔとすれば””Ｖｏ （１−、−ｔ／ＣＲ
１） となる。ここでＣＲ１を大きくとれば電圧ＥはＯＶから
Ｖ。まで徐々に変化する。このように電圧制御発振器２
にはｏＶから電源電圧まで徐々に変化する電圧が制御電
圧として印加される。制御電圧がＯｖから電源電圧まで
変化している場合、制御電圧がＶＴｏになったとき電圧
制御発振器２の出力レベルは高くなり、同期検出器６の
出力はローレベルになり、スイッチ８はａ側に切替る。
したがってループフィルタ４の出力である直流電圧が電
圧制御発振器２に入力され、全体としてフィードバック
がかかり、短時間に出力端子５には入力信号の位相に同
期した信号が得られる。
圧制御発振器２に入力され、全体としてフィードバック
がかかり、短時間に出力端子５には入力信号の位相に同
期した信号が得られる。
発明の効果
以上のように本発明によれば、同期の回復が容易になり
、実用上きわめて有用である１、
、実用上きわめて有用である１、
第１図は本発明の一実施例における位相制御回路を示す
ブロック図、第２図は本発明に用いる電圧発生器の一例
を示す回路図、第３図は本発明に用いる同期検出器の一
例を示す回路図、第４図は従来の位相同期回路のブロッ
ク図である。 １・・・・・・入力端子、２・・・ 電圧制御発掘器、
３・・・・・・位相検出器、４・・・・・・ループフィ
ルタ、６・・・・・出力端子、６・・・・・同期検出器
、７・・・・・・電圧発生器、８・・・・・・スイッチ
。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名区
イ 第２図 第３図 区 Ｒ イ ＼ｒ
ブロック図、第２図は本発明に用いる電圧発生器の一例
を示す回路図、第３図は本発明に用いる同期検出器の一
例を示す回路図、第４図は従来の位相同期回路のブロッ
ク図である。 １・・・・・・入力端子、２・・・ 電圧制御発掘器、
３・・・・・・位相検出器、４・・・・・・ループフィ
ルタ、６・・・・・出力端子、６・・・・・同期検出器
、７・・・・・・電圧発生器、８・・・・・・スイッチ
。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名区
イ 第２図 第３図 区 Ｒ イ ＼ｒ
Claims (1)
- 入力信号と電圧制御発振器の出力とを位相比較するとと
もに、その位相比較した出力をループフィルタに入力し
、同期状態では前記ループフィルタの出力を前記電圧制
御発振器の制御電圧として前記電圧制御発振器の入力端
子に印加し、同期外れ状態ではＯＶから電源電圧まで徐
々に変化する電圧を前記電圧制御発振器の制御電圧とし
て前記電圧制御発振器の入力端子に印加し、前記電圧制
御発振器の出力端子から出力信号を得るように構成した
位相同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62023033A JPS63190426A (ja) | 1987-02-02 | 1987-02-02 | 位相同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62023033A JPS63190426A (ja) | 1987-02-02 | 1987-02-02 | 位相同期回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63190426A true JPS63190426A (ja) | 1988-08-08 |
Family
ID=12099159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62023033A Pending JPS63190426A (ja) | 1987-02-02 | 1987-02-02 | 位相同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63190426A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008126223A1 (ja) * | 2007-03-29 | 2008-10-23 | Fujitsu Limited | デジタル位相同期回路およびデジタル位相同期回路の制御方法 |
-
1987
- 1987-02-02 JP JP62023033A patent/JPS63190426A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008126223A1 (ja) * | 2007-03-29 | 2008-10-23 | Fujitsu Limited | デジタル位相同期回路およびデジタル位相同期回路の制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970002948B1 (ko) | 비트 클럭 재생 장치 | |
| JP3712141B2 (ja) | 位相同期ループ装置 | |
| JPS60134525A (ja) | 同期信号回路 | |
| JPS59198028A (ja) | 位相同期回路 | |
| JP2752813B2 (ja) | ステレオ復調装置 | |
| JPS63287214A (ja) | 位相同期回路 | |
| JPS63287212A (ja) | 位相同期回路 | |
| JPH0722943A (ja) | Ｐｌｌ装置 | |
| JP3019657B2 (ja) | 搬送波再生回路 | |
| KR940011649B1 (ko) | 클럭 복원 회로 | |
| JPS59127425A (ja) | 位相同期回路 | |
| JPH01198828A (ja) | フェーズロックドループ回路 | |
| JPS5822346Y2 (ja) | 位相同期発振器 | |
| JPS63276921A (ja) | Ｐｌｌ回路 | |
| JPH0575590A (ja) | 同期クロツク生成回路 | |
| JPH0193213A (ja) | クロック再生装置 | |
| JPS63217844A (ja) | クロツク再生回路 | |
| JPH06319091A (ja) | Ａｍ復調器 | |
| JPS6390216A (ja) | Ｐｌｌ回路 | |
| JPS6239918A (ja) | 位相同期発振回路 | |
| JPS6390215A (ja) | 連続可変モ−ドｐｌｌ回路 | |
| JPS6346073A (ja) | 位相同期発振回路 | |
| JPH01106522A (ja) | 位相同期回路 | |
| JPS60130922A (ja) | Ｐｌｌ回路 | |
| JPH06169439A (ja) | Ａｍ復調器 |