JPS63193377A - 振巾検出方式 - Google Patents
振巾検出方式Info
- Publication number
- JPS63193377A JPS63193377A JP2450487A JP2450487A JPS63193377A JP S63193377 A JPS63193377 A JP S63193377A JP 2450487 A JP2450487 A JP 2450487A JP 2450487 A JP2450487 A JP 2450487A JP S63193377 A JPS63193377 A JP S63193377A
- Authority
- JP
- Japan
- Prior art keywords
- amplitude
- analog waveform
- slice level
- transistor
- detection signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野]
本発明は振巾検出方式に係り、特にディジタル磁気記録
装置の読出し波形に好適な振巾検出方式に関する。
装置の読出し波形に好適な振巾検出方式に関する。
従来、ディジタル磁気記録装置の読出し波形の振巾検出
には固定レベルスライス方式が採られていた。これは、
第3図忙示すように、アナログ波形1をスライスレベル
発生回路5から出力されるスライスレベル2にヨリコン
パレータ4”l’比aL。
には固定レベルスライス方式が採られていた。これは、
第3図忙示すように、アナログ波形1をスライスレベル
発生回路5から出力されるスライスレベル2にヨリコン
パレータ4”l’比aL。
振巾検出信号3を得るものである。
ところが、読出し波形の振巾がダイナミックに低下する
ような場合には、第4図に示すようにスライスレベル2
が読出し波形1の振巾に対し相対的に高くなる結果、振
巾検出精度が悪くなり振巾検出信号3を喪失することが
あった。
ような場合には、第4図に示すようにスライスレベル2
が読出し波形1の振巾に対し相対的に高くなる結果、振
巾検出精度が悪くなり振巾検出信号3を喪失することが
あった。
そこで、最近では変動に応じてスライスレベル゛ライス
レベルを変化させる検出方式として1例えば特開昭60
−101703号公報記載の技術が知られている。これ
は、ディジタル磁気記録装置の読出し波形のピーク検出
に、再生波形を積分し、積分波形の中心スライスレベル
を、読出し波形のピーク位置のずれを減少させるように
、PLLの位相比較器の出力を補正させるものである。
レベルを変化させる検出方式として1例えば特開昭60
−101703号公報記載の技術が知られている。これ
は、ディジタル磁気記録装置の読出し波形のピーク検出
に、再生波形を積分し、積分波形の中心スライスレベル
を、読出し波形のピーク位置のずれを減少させるように
、PLLの位相比較器の出力を補正させるものである。
上記従来技術はスライスレベルを変動させるものである
が、入力アナログ波形のピーク位置の位相を補償するも
のであって、入力アナログ波形の振巾変動については配
慮されていなかった。そのため、振巾の変化に伴りてデ
ータを喪失する虞れがあるという問題があった。
が、入力アナログ波形のピーク位置の位相を補償するも
のであって、入力アナログ波形の振巾変動については配
慮されていなかった。そのため、振巾の変化に伴りてデ
ータを喪失する虞れがあるという問題があった。
本発明の目的は、入力アナログ波形の振巾変動について
補償することにより、データの読取りを確実ならしめる
振巾検出方式を提供するとと忙ある。
補償することにより、データの読取りを確実ならしめる
振巾検出方式を提供するとと忙ある。
上記した目的を達成するため1本発BA¥Cおいて]家
、磁気記録装置の読出しアナログ波形の振巾を検出する
ためのスライスレベルを発生するスライスレベル発生回
路と、アナログ波形とスライスレベルを比較するととに
より振巾検出信号を出力するコンパレータと、アナログ
波形及び振巾検出信号を入力し、ピークを検出するピー
ク検出回路と、アナログ波形及びピーク検出信号を入力
し、スライスレベル発生回路に基準信号として振巾ホー
ルド電圧を送出するとともに、この振巾ホールド電圧を
入力端にフィードバックさせる振巾ホールド回路とから
なり、スライスレベルを読出しアナログ波形の包絡線に
追従させるよう忙した振巾検出方式を提供する。
、磁気記録装置の読出しアナログ波形の振巾を検出する
ためのスライスレベルを発生するスライスレベル発生回
路と、アナログ波形とスライスレベルを比較するととに
より振巾検出信号を出力するコンパレータと、アナログ
波形及び振巾検出信号を入力し、ピークを検出するピー
ク検出回路と、アナログ波形及びピーク検出信号を入力
し、スライスレベル発生回路に基準信号として振巾ホー
ルド電圧を送出するとともに、この振巾ホールド電圧を
入力端にフィードバックさせる振巾ホールド回路とから
なり、スライスレベルを読出しアナログ波形の包絡線に
追従させるよう忙した振巾検出方式を提供する。
アナログ波形の振巾を検出するためのスライスレベルは
、アナログ波形のピークを検出するピーク検出信号を入
力する振巾ホールド回路からの振巾ホールド電圧を基準
として発生される。このため、アナログ波形の振巾が変
動した場合には、この振巾に応じてスライスレベルも変
動するので。
、アナログ波形のピークを検出するピーク検出信号を入
力する振巾ホールド回路からの振巾ホールド電圧を基準
として発生される。このため、アナログ波形の振巾が変
動した場合には、この振巾に応じてスライスレベルも変
動するので。
振巾検出信号の喪失が防止される。
以下1本発明の一実施例を図面により説明する。
第1図は本発明に係る振巾検出方式の概略構成を示すブ
ロック図である。第1図において、4はコンパレータで
あり、アナログ波形1はスライスレベル発生回路5で発
生されるスライスレベルと比較され、振巾検出信号3が
出力される。この振巾検出信号5はアナログ波形1とと
もにピーク検出回路9に入力され、ピーク検出信号6が
出力される。ピーク検出回路9で得られたピーク検出信
号6とアナログ波形1は、振巾ホールド回路8に振巾ホ
ールド電圧7とともに入力される。すなわち、振巾ホー
ルド電圧7はアナログ波形1の振巾と同じくなるように
フィードバックされる。振巾ホールド電圧7はスライス
レベル発生回路5に入力され、スライスレベル2が出力
されるよ5忙なり【いる。したがって、スライスレベル
発生回路5により、振巾ホールド電圧7に追従するスラ
イスレベル2が得られる。このようすを示したものが第
2図である。第2図から明らかなように、アナログ波形
1の振巾が低下すると、t1巾ホールド電圧7もアナロ
グ波形1の振巾と同じよ5に低下する。すなわち、振巾
ホールド電圧7はアナログ波形1の包絡線を示している
こととなる。振巾ホールド電圧7に応じてスライスレベ
ル2が決定されるため、振巾検出信号3は確実にデータ
を再生したものとなっている。
ロック図である。第1図において、4はコンパレータで
あり、アナログ波形1はスライスレベル発生回路5で発
生されるスライスレベルと比較され、振巾検出信号3が
出力される。この振巾検出信号5はアナログ波形1とと
もにピーク検出回路9に入力され、ピーク検出信号6が
出力される。ピーク検出回路9で得られたピーク検出信
号6とアナログ波形1は、振巾ホールド回路8に振巾ホ
ールド電圧7とともに入力される。すなわち、振巾ホー
ルド電圧7はアナログ波形1の振巾と同じくなるように
フィードバックされる。振巾ホールド電圧7はスライス
レベル発生回路5に入力され、スライスレベル2が出力
されるよ5忙なり【いる。したがって、スライスレベル
発生回路5により、振巾ホールド電圧7に追従するスラ
イスレベル2が得られる。このようすを示したものが第
2図である。第2図から明らかなように、アナログ波形
1の振巾が低下すると、t1巾ホールド電圧7もアナロ
グ波形1の振巾と同じよ5に低下する。すなわち、振巾
ホールド電圧7はアナログ波形1の包絡線を示している
こととなる。振巾ホールド電圧7に応じてスライスレベ
ル2が決定されるため、振巾検出信号3は確実にデータ
を再生したものとなっている。
次に振巾ホールド回路8の動作を第5図、第6図により
説明する。第5図において、アナログ波形1が振巾ホー
ルド電圧7より大きい時、トランジスタQ1がオンし、
トランジスタQ2はオフとなる。
説明する。第5図において、アナログ波形1が振巾ホー
ルド電圧7より大きい時、トランジスタQ1がオンし、
トランジスタQ2はオフとなる。
つれて、トランジスタQ5の工きツタ電位はトランジス
タQ4のエミッタ電位より高くなり、トランジスタQ7
がオンし、トランジスタQ6はオフとなる。
タQ4のエミッタ電位より高くなり、トランジスタQ7
がオンし、トランジスタQ6はオフとなる。
そして、トランジスタQ10がオンし、トランジスタQ
14はオフとなる。その結果、トランジスタQ8のコレ
クタ電流i1はダイオードD9を通りコンデンサCを充
電する。このよ5に、コンデンサCへのチャージ電流i
1のスイッチング用KNPN)う−ンシスタQ6を使用
するため、PNP )ランジスタQa・をスイッチング
用として使用するより、LSI化する場合に高速のスイ
ッチング特性をもつ回路が得られる。尚、トランジスタ
Q13. Qs4はダーリントン結合され、コンデンサ
Cからのもれ電流を小さくしている。トランジスタQ<
aのエミッタ電位が振巾ホールド電圧となり、トランジ
スタQ2のベースに接続され、アナログ波形1と比較さ
れる。
14はオフとなる。その結果、トランジスタQ8のコレ
クタ電流i1はダイオードD9を通りコンデンサCを充
電する。このよ5に、コンデンサCへのチャージ電流i
1のスイッチング用KNPN)う−ンシスタQ6を使用
するため、PNP )ランジスタQa・をスイッチング
用として使用するより、LSI化する場合に高速のスイ
ッチング特性をもつ回路が得られる。尚、トランジスタ
Q13. Qs4はダーリントン結合され、コンデンサ
Cからのもれ電流を小さくしている。トランジスタQ<
aのエミッタ電位が振巾ホールド電圧となり、トランジ
スタQ2のベースに接続され、アナログ波形1と比較さ
れる。
アナログ波形1が振巾ホールド電圧7より大きい時は、
チャージ電流i1がコンデンサCK流れ込むので、振巾
ホールド電圧7が大きくなり、アナログ波形IK近づこ
うとする。アナログ波形1が振巾ホールド電圧7より低
い時は、トランジスタQ1はオフとなり、トランジスタ
Q2がオンとなる。トランジスタQ3のエミッタ電位は
トランジスタQ4のエミッタ電位より小さくなり、トラ
ンジスタQ6がオンし、トランジスタQ7はオフとなる
。トランジスタQ6のエミッタ電流をisとしたとき、
is>ilと設定すると、トランジスタQ8のコレクタ
電流t1はトランジスタQ6に流れる。ダイオードD9
はオツトーなり、ダイオードD5には1s−itの大き
さの電流が流れる。この時、コンデンサCへの電流チャ
ージが止まる。電位v1がトランジスタQs、Q4それ
ぞれのエミッタ電位の中間に設定すると、アナログ波形
1の振巾が振巾ホールド電圧7より低い時、トランジス
タQ10がオフとなり、ピーク検出信号がなければ(ハ
イレベル)、トランジスタQ12はオフとなる。したが
って、トランジスタQ13のベース電位はQ13のベー
ス電流分を無視すれば一定となり、振巾ホールド電圧7
も一定となる。一方、アナログ波形1が振巾ホールド電
圧7より小さくかつ、ピーク検出信号6がある時(ロー
レベル)?ダイオードD9.トランジスタQ101 Q
llがそれぞれオフとなり、トランジスタQ12がオン
する。ディスチャージ電流12がコンデンサCから流れ
出し、!トランジスタQ1Sのベース電位は低下する。
チャージ電流i1がコンデンサCK流れ込むので、振巾
ホールド電圧7が大きくなり、アナログ波形IK近づこ
うとする。アナログ波形1が振巾ホールド電圧7より低
い時は、トランジスタQ1はオフとなり、トランジスタ
Q2がオンとなる。トランジスタQ3のエミッタ電位は
トランジスタQ4のエミッタ電位より小さくなり、トラ
ンジスタQ6がオンし、トランジスタQ7はオフとなる
。トランジスタQ6のエミッタ電流をisとしたとき、
is>ilと設定すると、トランジスタQ8のコレクタ
電流t1はトランジスタQ6に流れる。ダイオードD9
はオツトーなり、ダイオードD5には1s−itの大き
さの電流が流れる。この時、コンデンサCへの電流チャ
ージが止まる。電位v1がトランジスタQs、Q4それ
ぞれのエミッタ電位の中間に設定すると、アナログ波形
1の振巾が振巾ホールド電圧7より低い時、トランジス
タQ10がオフとなり、ピーク検出信号がなければ(ハ
イレベル)、トランジスタQ12はオフとなる。したが
って、トランジスタQ13のベース電位はQ13のベー
ス電流分を無視すれば一定となり、振巾ホールド電圧7
も一定となる。一方、アナログ波形1が振巾ホールド電
圧7より小さくかつ、ピーク検出信号6がある時(ロー
レベル)?ダイオードD9.トランジスタQ101 Q
llがそれぞれオフとなり、トランジスタQ12がオン
する。ディスチャージ電流12がコンデンサCから流れ
出し、!トランジスタQ1Sのベース電位は低下する。
これKより、振巾ホールド電圧7も低下し、アナログ波
形1の振巾に近づこうとする。第6図から明らかなよう
に、一連の動作を繰り返すことKより。
形1の振巾に近づこうとする。第6図から明らかなよう
に、一連の動作を繰り返すことKより。
振巾ホールド電圧7はアナログ波形1の振巾に等りくな
る。
る。
本発明によれば、アナログ波形がダイナミックに変動し
てもスライスレベルを振巾ホールド電圧に追従して変化
させることが出来るので、振巾検出信号を精度良く発生
させ、データの喪失が防止される効果がある。
てもスライスレベルを振巾ホールド電圧に追従して変化
させることが出来るので、振巾検出信号を精度良く発生
させ、データの喪失が防止される効果がある。
第1図は本発明の一実施例忙係る振巾検出方式の概略構
成を示すブロック図、第2図は本発明に係る振巾検出信
号の動作を示すタイムチャート。 第3図は従来の固定振巾検出方式の概略構成を示すブロ
ック図、84図は第3図の動作を示すタイムチャート、
第5図は振巾ホールド回路の一例を示す概略回路図、第
6図は第5図の動作を示すタイムチャートである。 1・・・アナログ波形、 2・・・スライスレベル。 3・・・振巾検出信号、 4・・・コンパレータ。 5・・・スライスレベル発生回路。 6・・・ピーク検出信号。 7・・・振巾ホールド電圧。 8・・・振巾ホールド回路。 9・・・ピーク検出回路。 塙 1 口 躬21!1 譲付セ畑号3 第 3の 第41!1 揮栃鯰詣t3
成を示すブロック図、第2図は本発明に係る振巾検出信
号の動作を示すタイムチャート。 第3図は従来の固定振巾検出方式の概略構成を示すブロ
ック図、84図は第3図の動作を示すタイムチャート、
第5図は振巾ホールド回路の一例を示す概略回路図、第
6図は第5図の動作を示すタイムチャートである。 1・・・アナログ波形、 2・・・スライスレベル。 3・・・振巾検出信号、 4・・・コンパレータ。 5・・・スライスレベル発生回路。 6・・・ピーク検出信号。 7・・・振巾ホールド電圧。 8・・・振巾ホールド回路。 9・・・ピーク検出回路。 塙 1 口 躬21!1 譲付セ畑号3 第 3の 第41!1 揮栃鯰詣t3
Claims (1)
- 1、磁気記録装置の読出しアナログ波形の振巾を検出す
るためのスライスレベルを発生させるスライスレベル発
生回路と、前記アナログ波形と前記スライスレベルを比
較することにより振巾検出信号を出力するコンパレータ
と、このコンパレータから出力される振巾検出信号と前
記アナログ波形とを入力し、ピークを検出するピーク検
出回路と、このピーク検出回路で得られたピーク検出信
号と前記アナログ波形を入力し、前記スライスレベル発
生回路に基準信号として振巾ホールド電圧を送出すると
ともに、この振巾ホールド電圧を前記アナログ波形の振
巾と同じになるように入力端にフィードバックさせる振
巾ホールド回路とから成り、前記スライスレベルを前記
読出しアナログ波形の包絡線に追従させるようにしたこ
とを特徴とする振巾検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2450487A JPS63193377A (ja) | 1987-02-06 | 1987-02-06 | 振巾検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2450487A JPS63193377A (ja) | 1987-02-06 | 1987-02-06 | 振巾検出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63193377A true JPS63193377A (ja) | 1988-08-10 |
Family
ID=12140021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2450487A Pending JPS63193377A (ja) | 1987-02-06 | 1987-02-06 | 振巾検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63193377A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0281368A (ja) * | 1988-09-19 | 1990-03-22 | Hitachi Ltd | 光デイスク装置の再生方式 |
| US6246653B1 (en) | 1997-12-12 | 2001-06-12 | International Business Machines Corporation | Data slice circuit and data slice method |
-
1987
- 1987-02-06 JP JP2450487A patent/JPS63193377A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0281368A (ja) * | 1988-09-19 | 1990-03-22 | Hitachi Ltd | 光デイスク装置の再生方式 |
| US6246653B1 (en) | 1997-12-12 | 2001-06-12 | International Business Machines Corporation | Data slice circuit and data slice method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3985954A (en) | DC level control circuit | |
| US6144234A (en) | Sample hold circuit and semiconductor device having the same | |
| US5120995A (en) | Switched peak detector | |
| JPH09186570A (ja) | 差動型電流スイッチ回路及びこれを用いたd/a変換回路並びに過渡応答低減方法 | |
| US3612912A (en) | Schmitt trigger circuit with self-regulated arm voltage | |
| JPS63193377A (ja) | 振巾検出方式 | |
| US4242602A (en) | Phase comparator circuit with gated isolation circuit | |
| US4486672A (en) | Drive circuits for driving digital circuits with a clock signal | |
| US4659946A (en) | Memory gate for error sampler | |
| KR100271590B1 (ko) | 차동 증폭 장치 | |
| JPH04235410A (ja) | ピーク値検出回路 | |
| JPS5947396B2 (ja) | ホ−ルド回路 | |
| JPH0339980Y2 (ja) | ||
| JPS63208374A (ja) | クランプ装置 | |
| JP4097940B2 (ja) | Agc回路 | |
| JP2739953B2 (ja) | ビデオ信号クランプ装置 | |
| JPS6215958B2 (ja) | ||
| JPH05274787A (ja) | 自動利得制御回路 | |
| JPH0749421Y2 (ja) | ピーク検出回路 | |
| JP2549674Y2 (ja) | Aft回路 | |
| JPH08163112A (ja) | 誤差検出回路及びこれを用いたクロック再生回路 | |
| JPH08163113A (ja) | 誤差検出回路並びにこれを用いたクロック再生回路及び遅延ロック回路 | |
| JPS61998A (ja) | サンプル・ホールド回路 | |
| JPS593520A (ja) | 直流電圧再生装置 | |
| JPS6160520B2 (ja) |