JPS63197113A - フリツプフロツプ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、論理装置内において情報を一時的に記憶する
フリップフロップ回路に係り、特に、バイポーラ論理Ｌ
ＳＩに用いて好適なフリップフロップ回路に関する。

〔従来の技術〕

従来、α線などによるソフトエラーを防止するためのフ
リップフロップ回路として、本発明者らの出願による特
開昭６１−１６９０１５がある。これに記載されている
技術は、たとえば第８図に示すように、補助フィードバ
ックループ８１によって、もとのフリップフロップのフ
ィードバックループを二重化したものである１本来のフ
ィードバックループが、ＯＲ／ＮＯＲゲート８４のＯＲ
出力がらＡＮＤゲート８５を経てゲート８４ヘフイード
バツクされる一方、二重化の考え方により構成された補
助フィードバックループ８１は、ゲート８４のＮＯＲ出
力からＯＲゲート８２．インバータ８３を経てゲート８
４ヘフイードバツクされる。

この構成によって、ゲート８５の出力に生じ得るα線ノ
イズと、インバータ８３に生じ得るα線ノイズが、それ
ぞれ論理的なハイ・レベル（以下Ｈレベルと言う）を論
理的なロー・レベル（以下Ｌレベルと言う）に引き下げ
るように作用する場合、ゲート８５とインバータ８３の
両者の出力にα線ノイズが同時に生じない限り、フリッ
プフロップが反転してしまうことはない。

上記の例を少し概念的に表現したのが第９図である。フ
リップフロップの全体よりフィードバックの一部を除い
たものをフリップフロップの論理部と定義し９１で表わ
す、補助フィードバックループは、９１の否定側出力−
ζ−からＮＯＲゲート９３、ＯＲゲート９２を経て９１
ヘフイードバツクされる。ここで、ＯＲゲート９２とそ
の出力９４は、論理的に表現するためにこのように記し
たが１本図ではこの部分は二重化されていないが。

実際には、第８図のようにゲート８４で実現されると二
重化されていない部分はなくなる。また、ゲートの実現
の仕方により、ＯＲゲート９２の出力にはα線ノイズが
生じ得ないとき、結線９４は二重化されていなくてもよ
い。

また、第１０図のように肯定側出力Ｑとして。

独立な２つの信号（α線ノイズが同時には生じ得ず、か
つ論理的に同一）を利用できる場合、それらの出力信号
線９５と１０１をゲート９２により論理的ＯＲをとりフ
ィードバックすることによって第９図と同様の効果が得
られる。

〔発明が解決しようとする問題点〕

上記従来技術はフィードバックループを二重化すること
により、フリップフロップのα線ソフトエラーを防止し
ようとする発明であるがたとえば第９図の構成のとき、
ＯＲゲート９２の入力９５゜９６には、それぞれＨレベ
ルをＬレベルに引き下げるノイズが生じてもフリップフ
ロップは反転する危除はないものの、ＬレベルからＨレ
ベルへ引き上げるようなノイズに対してはエラーする危
険性を未だ持っている。それはゲート９２がＯＲである
ため、入力９５．９６のいずれか一方がＨレベルになれ
ば、出力９４はＨレベルになるからである。

上記の危険性は比較的少ないとは言える。なぜならば、
上記のケースは、９１のＱ出力にＨレベルをＬレベルへ
引き下げるノイズが生じ、そのノイズがＮＯＲゲート９
３を通過するほど大きく。

９６にＬレベルをＨレベルへ引き上げるノイズが生じる
場合のみであるからである。しかし、その可能性は皆無
ではなく、α線によるソフトエラーの可能性が未だある
という問題があった。

本発明は上述した従来技術の問題点を解決し。

α線によるソフトエラーの生じることのないフリップフ
ロップ回路を提供することを目的とする。

〔問題点を解決するための手段〕

上記目的は、フリップフロップ回路におけるフィードバ
ック信号として、肯定側および否定側出力Ｑ、Ｑを、セ
ットリセットラッチ（以下ＦＲＳラッチと言う）を介し
て得られた信号を用いることにより達成される。

〔作用〕

従来の回路構成である第９図において、ＮＯＲゲート９
３の代わりに、ＮＯＲゲートで構成されたセットリセッ
ト・ラッチ（ＲＳラッチ）を用いると、このラッチは、
Ｈレベルの入力によってセットあるいはリセットし信号
が通過する一方、Ｌレベルの入力では反転しない（ホー
ルド状態）。

従って、出力９６がＬレベルからＨレベルへのエラー信
号を生じることがなくなる。

〔実施例〕

以下１本発明の一実施例を第１図により説明する。ここ
で考慮しているα線ノイズは、ある回路の出力を、論理
的ハイレベル（Ｈレベル）から論理的ローレベル（Ｌレ
ベル）へ引き下げるように働＜、ＮＰＮトランジスタで
構成されたバイポーラ論理回路では、このエラーモード
だけを考えればよい、逆のモード、つまりＬレベルから
Ｈレベルへのエラーは起こらない、ただし、Ｈレベルか
らＬレベルへのノイズは、ＮＯＲゲートあるいはインバ
ータを通過するとＬレベルからＨレベルへのノイズとな
るので、これについては考慮する必要がある。

第１図で、フリップフロップの全体よりフィードバック
の一部を除いたものをフリップフロップの論理部と定義
し１０で表わす、１０の肯定側出力Ｑ、否定側出力τは
、それぞれ結１１！１８．１９でＲＳラッチ１１へ入力
される。まずＱがＨレベルのときを考える。１８，１６
，１７．１５はＨレベル、１９はＬレベルとなる。また
、１１０はＬレベル、１１１はＨレベルである。Ｈレベ
ルをＬレベルへ引き下げるα線ノイズ（以下、単にα線
ノイズと言う）が、Ｑに生じたとき、１８゜１６はＬレ
ベルになろうとするが、１１，１がＨレベルであるため
、１８に生じたノイズはＮＯＲゲート１２を通過せず、
したがって１７にはノイズは生じない、よってフィード
バック線１５にもノイズは生じないのでこのフリップフ
ロップは反転エラーを起こさない。

次に、ＮＯＲゲート１３の出力、っまり１ｉ１又は１７
にα線ノイズが生じたとき、１６はＨレベルであるため
、α線ノイズはＯＲゲート１４を通過せず、フィードバ
ックｌ１１５にもノイズは生じないのでこのフリップフ
ロップは反転エラーを起こさない。

ＯＲゲート１４の出力については、あとで述べるように
α線ノイズは生じ得ないと仮定している。

したがって、ＱがＨレベルのときは、このフリップフロ
ップは反転エラーを起こさない０以上の動作については
、第９図の従来例と全く同じである。

次に、ＱがＬレベルのとき、つまり、可がＨレベルのと
きを考える。１９はＨレベル、１８゜１６．１７，１５
はＬレベルとなる。また、１１０はＨレベル、１１１は
Ｌレベルである。ζ−にα線ノイズが生じたとき、１９
はＬレベルになろうとするが、１１０がＨレベルである
ため、１９に生じたノイズはＮＯＲゲート１３を通過せ
ず、したがって１７にはノイズは生じない、よって、フ
ィードバック線１５にもノイズは生じないのでこのフリ
ップフロップは反転エラーを起こさ艦い。

ＮＯＲゲート１２の出力１１０にα線ノイズが生じたと
き、１９はＨレベルであるためα線ノイズはＮＯＲゲー
ト１３を通過せず、上の場合と同様にこのブリッププロ
ップは反転エラーを起こさない。

以上をまとめると、ＨレベルをＬレベルへ引き下げるα
線ノイズがこのフリップフロップ回路の−か所に生じた
場合、それによる反転エラーは完全に防【Ｅできる。結
局、この動作は、ＲＳラッチがＮＯＲゲートで構成され
るとき、Ｈレベルの入力でセットあるいはリセットを行
ない、Ｌレベル入力でホールド状態であることを利用し
ていることになっている。

ＯＲゲート１４とその出力１５は１本図では二重化され
ていない。したがって、ＯＲゲート１４の出力について
はα線ノイズは生じ得ない回路構成でなくてはならない
、このことは、後にも述べるが、逆に言いかえると、原
理的に二重化されない部分、たとえば、二重化されてい
る部分の出力を比較するような部分が必らず存在し、こ
こでは。

ＯＲゲート１４とその出力１５で表現したことになって
いる。そして、この部分にα線ノイズが生じないような
構成を可能にしているのが、本発明者らの出願による特
開昭６１−１６９０１５や本発明の回路構成である。

第２図に本発明による他の実施例を示す、ここでは、Ｒ
Ｓラッチ２１として、ＮＯＲゲート２３の出力２４には
α線ノイズが生じない場合であり、このときは、第１図
に示すようなＯＲゲート１４は省略できる。その他の回
路動作は第１図の場合と同じである。

第１図に示した実施例を、Ｄタイプフリップに適用して
より具体的に示したのが第３図である。

ここでは、シリーズゲート型のエミッタ結合論理回路（
ＥＣＬ）を使っている。この回路の動作は、クロック入
力ＣＫがＨレベルのとき、データ入力りに応じてコレク
タ負荷抵抗３１８，３１９のいずれか一方に電流が流れ
フリップフロップの内容が決定される。ＣＫがＬレベル
のときは、トランジスタ３０４，３０５の対によってデ
ータが保持される。結線３１７がフィードバック線であ
る。

第１図のＲＳラッチに相当するのが３００であり、ＯＲ
ゲート１４に相当するのが、トランジスタ３０７と３０
８によって実現されるワイアードＯＲである。つまり、
トランジスタ３０７と３０８のそれぞれのエミッタが結
線され３１７によってフィードバックされる。ここで、
トランジスタ３０７と３０８のワイアードＯＲには、そ
の構成によりα線ノイズは生じ得ないので、第１図の説
明のときに述べた仮定が満たされている。

第４図は、第３図においてフィードバック線を差動にし
た場合である。つまり、トランジスタ４０２と４０３に
よるワイアードＯＲ出力４０５と、トランジスタ４０１
と４０４によるワイアードＯＲ出力４０６が互いに逆相
であることを利用し、それぞれトランジスタ３０４と３
０５のベースへフィードバックしている０回路動作やα
線ノイズに対する動作は第３図の場合とほとんど同じな
ので説明を省略する。

第５図、第６図及び第７図は、第３図におけるＲＳラッ
チ３００の具体的構成を示したものである。トランジス
タ５０１，５０２の対、６０１と６０２の対、７０１と
７０２の対のそれぞれが。

第３図のＮＯＲゲート３１１に相当する。また。

トランジスタ５０３，５０４の対、６０３と６０４の対
、７０３と７０４の対のそれぞれがＮＯＲゲート３１２
に相当する。

第１図の実施例においては、ＯＲゲート１４を用いてい
るが、フリップフロップの構成によっては、ゲート１４
としてＮＯＲゲートを用いることもできる。

また、ＬレベルをＨレベルへ引き上げるノイズだけが起
こり得る場合は、本発明のＲＳラッチ１１としてＮＡＮ
Ｄゲートを用いゲート１４としてＡＮＤ又はＮＡＮＤゲ
ートを用いればよいことは１以上の議論より明らかであ
る。

〔発明の効果〕

以上説明したように、本発明によればα線入射に起因す
るソフトエラーを全く生じることのないフリップフロッ
プ回路を実現することができる。

【図面の簡単な説明】

第１図は本発明の一実施例の図、第２図は本発明の他の
実施例の図、第３図は第１図の詳細回路図、第４図は第
１図の他の詳細回路図、第５〜７図は第３図のセットリ
セット・ラッチの詳細回路図、第８〜１０図は従来回路
の構成例を示す図である。 １　ｌ、１ｙ　１　ｎ＊・・・フリップフロップの入力
端子、１０・・・フリップフロップの論理部、１１，２
１，３００゜４００・・・セット・リセット・ラッチ、
Ｑ・・・フリップフロップの肯定側出力、Ｑ−・・フリ
ップフロップ冨　１　図 Ｗ　２　　図 Ｎ、　ｚＩＲ５７ブ＋ １７ｇ。 第　４　図 第５図 ￥Ｊ６　　図 １’ＪＥ５ 第　７　図 ｇｘ 洒　♂　図 θ１　邦ｊタλ−ト°゛バヅ７ノＵ−７′ｇｚ　　ｏＲ
ケート ３３　イシバ°−タ

Claims (1)

1. 【特許請求の範囲】 １、論理情報を一時的に記憶するフリップフロップ回路
   において、肯定側出力信号と否定側出力信号をそれぞれ
   セット、リセット入力とするセット・リセット・ラッチ
   の出力と上記肯定側出力信号、又は否定側出力信号との
   論理的ＯＲをとつた信号をフィードバック信号とするこ
   とを特徴とするフリップフロップ回路。 ２、上記セット・リセット・ラッチの互いに逆相の２出
   力信号のそれぞれと、上記肯定側出力信号、又は否定側
   出力信号との論理的ＯＲをとつた互いに逆相の２信号を
   差動信号としてフィードバック信号とすることを特徴と
   する特許請求の範囲第１項記載のフリップフロップ回路
   。